1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 高等教育
  5. 实验设计

数字时钟设计实验：模块划分与硬件验证流程.pdf

数字时钟设计实验：模块划分与硬件验证流程.pdf

    1. 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
    2. 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    3. 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多

    一、实验目的

    1.根据设计流层图画出各模块。

    2.掌握分层次、分模块进行各模块设计和仿真的方法。

    3.使用Verilog语言描述分频电路、二十四十、小时、分钟等模块。

    4.选用硬件验证实验装置上模型，对所设计的模块和总图在开发软件上进行设计实现

    和仿真。

    5.最终，将时钟设计程序到硬件验证实验装置上，通过

    您可能关注的文档

    最近下载

    文档评论（0）

    kay5620 + 关注
    实名认证
    内容提供者

    该用户很懒，什么也没介绍

    咨询Ta 进入空间
    版权声明书
    用户编号：8001056127000014

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >