第7章 可编程逻辑器件.pptVIP

第1页，共35页，星期日，2025年，2月5日第7章可编程逻辑器件学习要点了解简单可编程逻辑器件的构造和工作原理掌握用PROM和PLA实现组合逻辑函数的方法了解高密度可编程逻辑器件的构造及应用第2页，共35页，星期日，2025年，2月5日7.1简单可编程逻辑器件7.2高密度可编程逻辑器件7.3PLD开发工具Max+plusⅡ第7章可编程逻辑器件第3页，共35页，星期日，2025年，2月5日7.1简单可编程逻辑器件7.1.1PLD的结构、分类和内部电路表示方法PLD的基本结构PLD内部电路的简化画法第4页，共35页，星期日，2025年，2月5日第5页，共35页，星期日，2025年，2月5日SPLD的分类第6页，共35页，星期日，2025年，2月5日7.1.2PROM及其应用PROM的阵列结构第7页，共35页，星期日，2025年，2月5日例用PROM实现下列一组函数用PROM实现组合逻辑函数的方法与ROM相同，即首先列出要实现的逻辑函数的真值表，然后再根据真值表画出用PROM实现这些逻辑函数的阵列图。第8页，共35页，星期日，2025年，2月5日真值表第9页，共35页，星期日，2025年，2月5日阵列图第10页，共35页，星期日，2025年，2月5日7.1.3PLA及其应用PLA的阵列结构第11页，共35页，星期日，2025年，2月5日用PLA实现逻辑函数的基本原理是基于函数的最简与或表达式，故首先需要将逻辑函数化为最简与或表达式，然后根据最简与或表达式画出PLA的阵列图。例用PLA实现下列一组函数第12页，共35页，星期日，2025年，2月5日化简阵列图第13页，共35页，星期日，2025年，2月5日7.1.4PAL及其应用PAL的阵列结构第14页，共35页，星期日，2025年，2月5日专用输出结构可编程I/O结构第15页，共35页，星期日，2025年，2月5日带反馈的寄存器结构异或型输出结构第16页，共35页，星期日，2025年，2月5日例如图所示为用PAL实现的一组组合逻辑函数，试写出该组逻辑函数的表达式。解根据如图所示PAL与阵列的编程情况可知，函数Y3是由4个与项相加组成的，这4个与项分别为ABC、BCD、ACD和ABD，所以函数Y3的表达式为：同理，函数Y2是由3个与项、和相加组成的，函数Y1是由2个与项和相加组成的，函数Y0是由个与项AB和相加组成的，所以：第17页，共35页，星期日，2025年，2月5日7.1.5GALGAL器件在制造工艺上采用了EECMOS工艺，可以反复编程，且集成度比PAL有了较大的提高，其与阵列的规模大大超过了PAL，每个或门的输入端数增加到8～10个，可实现较为复杂的逻辑函数。在结构上，GAL不但直接继承了PAL器件的由一个可编程与阵列驱动一个固定或阵列的结构，而且还具有可编程的输出逻辑宏单元（简称OLMC）。通过对OLMC编程，可实现多种形式的输出，使用起来比PAL更加灵活方便。第18页，共35页，星期日，2025年，2月5日GAL16V8中OLMC的结构第19页，共35页，星期日，2025年，2月5日第20页，共35页，星期日，2025年，2月5日7.2高密度可编程逻辑器件CPLD基本上沿用了GAL的阵列结构，在一个器件内集成了多个类似GAL的大模块，大模块之间通过一个可编程集中布线区连接起来。在GAL中只有一部分引脚是可编程的（OLMC），其他引脚都是固定的输入脚。而在CPLD中，所有的信号引脚都可编程，既可做输入，又可做输出，故称为I/O脚。7.2.1CPLD如图所示给出了一个典型CPLD的内部结构框图。总布线区（GRP）是一个二维的开关阵列，负责将输入信号送入通用逻辑模块，并提供通用逻辑模块之间的连接通路。在GRP两侧各有一个巨模块，每个巨模块含8个通用逻辑模块（GLB）、一个输出布线区（ORP）、一组输入总线和16个输入/输出模块（IOC）。第21页，共35页，星期日，2025年，2月5日7.2.2FPGAFPGA是由普通的门阵列（需在制造厂加工，又称为掩膜门阵列）发展而来的，其结构与CPLD大不相同，其内部含有成千上万个较小的逻辑单元，所以在布局上呈二维分布。要将如此众多的逻辑单元连接起来，需要丰富的连线资源，其布线的难度和复杂性较高。Xilinx公司的XC系列FPGA器件由可编程输入/输出模块（简称IOB）、可编程逻辑模块（简称CLB）和可编程连线资源（简称PI）3种可编程逻辑单元组成。第22页，共35页，星期日，2025年，2月5日XC系列FPG