矿大数字电路第三章__逻辑门电路.pptVIP

下载本文档

0
0
约1.61万字
约 123页
2025-12-02 发布于广东
举报
版权申诉

矿大数字电路第三章__逻辑门电路.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

（3）三态与非门的工作原理：EN=1，T5倒置，T6饱和，T7截止，输出取决于A、B。为：EN=0，T6截止，T7导通,T4截止,同时由于T2截止T3也截止,输出端相当于开路,呈现高电阻状态。ENVccR1R2R4DR3T2T4T3ABLVccR6R5T5T6T7T1L=AB第62页，共123页，星期日，2025年，2月5日（4）三态与非门的真值表：高阻××011101110100BA01EN数据输入端输出端L第63页，共123页，星期日，2025年，2月5日六、BiCMOS门电路

——综合利用了双极型器件的速度快和

MOSFET的低功耗两方面的优势。1、基本的BiCMOS反相器VDDT1MPvIvoT2M1MNM2vI高电平时,vo低电平vI低电平时vo高电平M2M1作用是加快T1T2由导通到截止的过程第64页，共123页，星期日，2025年，2月5日2、BiCMOS或非门电路VDDT1MPAAL=A+BT2MPBMNAM2M1AM1BMNBB1.当A=B=0时，L=1;2.当AB有一个为1（如A=1,B=0）时，L=0;第65页，共123页，星期日，2025年，2月5日七、改进型TTL电路－－抗饱和TTL电路采用肖特基势垒二极管SBD钳位达到抗饱和的效果，具有较高的传输速度。1、肖特基势垒二极管SBD的工作特点：具有单向导电性导通阀值电压较低，约为0.4?0.5V势垒二极管的导电机构是多数载流子，因而存储效应很小。2、带有SBD钳位的BJT具有抗饱和作用：bcebce第66页，共123页，星期日，2025年，2月5日3、肖特基TTL与非门电路（STTL）有源下拉电阻（泄放电路）VccRb1

2.8k?RC2

900?RC4

50?DARb6500?T2T4T3ABRC6T6DBT5Rb4

3.5k?T1L250?1.当A=B=1时，由于T6的导通滞后于T3，使T3的饱和加快。2.随后由于T6的导通减轻了T3的饱和程度，使T3由饱和变截止时加快。第67页，共123页，星期日，2025年，2月5日4、TTL门电路的各种系列的性能比较15101.5低功耗肖特基74LS414改进的肖特基74AS121957DP/pJ4219PD/mW39.53tpd/ns改进的低功耗肖特基74ALS肖特基74S类型扇出数N20204020快速TTL(74F)10参数第68页，共123页，星期日，2025年，2月5日一、ECL门的基本结构输入信号为：VIH=-0.9V,VIL=-1.75V;(1)当A,B都为低电平时，T3优先导通，使VE=－2V，T1、T2发射结压降仅0.25VT1、T2同时截止，IE=(－2+5.2)/0.779?4.1mA.VO1=VC1-0.7V?-0.7V；即L1为ECL逻辑高电平。

VO2=VC3-0.7V?0-IERC3-0.7V=-1.7V（低电平）即L2为ECL逻辑低电平。*3.3射极耦合逻辑门电路第69页，共123页，星期日，2025年，2月5日VIH=-0.9V,VIL=-1.75V;（2）当A,B中有一个为高电平（设A为高电平）时，T1优先导通，使VE=-0.9V－0.7V＝-1.6V，此时T3发射结压降仅0.3V，故T3截止，IE=(-1.6V+5.2)/0.779?4.6mA.显然，

VO2=0-IB5RC3－0.7V?-0.7V；

即L2为ECL逻辑高电平。

VO1=VC1-0.7V?0-IERC1-0.7V=-4.6×0.22-0.7V?-1.7V（低电平）即L1为ECL逻辑低电平。L1=A+BL2=A+B即第70页，共123页，星期日，2025年，2月5日2、ECL门的实际电路ABCDT5T1T2T4T6907?T3-VEE(-5.2V）50k?50k?50k?50k?6.1k?779?4.98k?2DT7T8220?245?或输出L2或非输出L1L1=A+B＋C+DL2=A+B+C+D第71页，共123页，星期日，2025年，2月5日3、ECL门的工作