第6章原理图输入设计方法.pptVIP

KX康芯科技第1页，共37页，星期日，2025年，2月5日6.1原理图方式设计初步6.1.1基本设计步骤1.为本项工程设计建立文件夹假设本项设计的文件夹取名为MY_PRJCT，路径为：E:\MY_PRJCT。第2页，共37页，星期日，2025年，2月5日6.1.1基本设计步骤2.输入设计项目和存盘第3页，共37页，星期日，2025年，2月5日2.输入设计项目和存盘图6-2将所需元件全部调入原理图编辑窗图6-3连接好原理图并存盘第4页，共37页，星期日，2025年，2月5日6.1.1基本设计步骤3.将设计项目设置成工程文件(Project)4.选择目标器件并编译图6-4对工程文件进行编译、综合和适配等操作第5页，共37页，星期日，2025年，2月5日6.1.1基本设计步骤5.时序仿真和包装入库图6-5半加器h_adder.gdf的仿真波形第6页，共37页，星期日，2025年，2月5日6.1.1基本设计步骤6.设计顶层文件图6-6在顶层编辑窗中调出已设计好的半加器元件第7页，共37页，星期日，2025年，2月5日6.1.1基本设计步骤6.设计顶层文件图6-7在顶层编辑窗中设计好全加器图6-81位全加器的时序仿真波形第8页，共37页，星期日，2025年，2月5日6.2较复杂电路的原理图设计6.2.1设计有时钟使能的两位十进制计数器图6-9用74390设计一个有时钟使能的两位十进制计数器第9页，共37页，星期日，2025年，2月5日6.2.1设计有时钟使能的两位十进制计数器图6-10调出元件7439图6-11从Help中了解74390的详细功能第10页，共37页，星期日，2025年，2月5日6.2.1设计有时钟使能的两位十进制计数器图6-12两位十进制计数器工作波形第11页，共37页，星期日，2025年，2月5日6.2.2频率计主结构电路设计图6-13两位十进制频率计顶层设计原理图文件第12页，共37页，星期日，2025年，2月5日6.2.2频率计主结构电路设计图6-14两位十进制频率计测频仿真波形第13页，共37页，星期日，2025年，2月5日6.2.3测频时序控制电路设计图6-15测频时序控制电路第14页，共37页，星期日，2025年，2月5日6.2较复杂电路的原理图设计6.2.3测频时序控制电路设计图6-16测频时序控制电路工作波形第15页，共37页，星期日，2025年，2月5日6.2.4频率计顶层电路设计图6-17频率计顶层电路原理图(文件：ft_top.gdf)第16页，共37页，星期日，2025年，2月5日6.2.4频率计顶层电路设计图6-18频率计工作时序波形第17页，共37页，星期日，2025年，2月5日6.3参数可设置LPM宏功能块应用6.3.1基于LPM_COUNTER的数控分频器设计data[]：置入计数器的并行数据输入；clock：上升沿触发计数时钟输入。clk_en：高电平使能所有同步操作输入信号；updown：计数器加减控制输入。cin：最低进位输入；aclr：异步清0输入。aset：异步置位输入；q[]：计数输出；sload：在clk的上升沿同步并行数据加载输入；cout：计数进位或借位输出。LPM_WIDTH：计数器位宽；cnt_en：计数使能控制，第18页，共37页，星期日，2025年，2月5日6.3.1基于LPM_COUNTER的数控分频器设计图6-19数控分频器电路原理图第19页，共37页，星期日，2025年，2月5日6.3.1基于LPM_COUNTER的数控分频器设计图6-20数控分频器工作波形第20页，共37页，星期日，2025年，2月5日6.3参数可设置LPM宏功能块应用6.3.2基于LPM_ROM的4位乘法器设计图6-21用LPM_ROM设计的4位乘法器原理图第21页，共37页，星期日，2025年，2月5日6.3.2基于LPM_ROM的4位乘法器设计图6-22LPM_ROM参数设置窗口第22页，共37页，星期日，2025年，2月5日6.3