直接套用MAXplusII中的系列元件.pptVIP

VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-3圖形編輯的階層式設計1-3-3利用全加器完成一個四位元加法器VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1.先完成四位元加法器電路繪製；其中第一級全加器之進位輸入端我們可以直接接地處理(?連接電路符號GND)。1-3-3利用全加器完成一個四位元加法器VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊2.時序圖編輯環境的功能模擬:1-3-3利用全加器完成一個四位元加法器將四位元加法器之輸入和輸出位元群組化定義群組化位元的輸入值以便模擬分析VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊2.時序圖編輯環境的功能模擬(繼續):1-3-3利用全加器完成一個四位元加法器將群組位元值更改為十進位顯示以方便閱讀VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-4直接套用MAX+plusII中的74系列元件1-4-174138解碼器元件的使用1-4-2四位元計數器應用1-4-3BCD計數器與七段顯示器解碼電路輸出VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-4直接套用MAX+plusII中的74系列元件1-4-174138解碼器元件的使用VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-4-174138解碼器元件的使用1.線上查看元件種類與詳細規格【Help】→【Old-StyleMacrofunctions】VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-4-174138解碼器元件的使用2.繪製電路圖與時序模擬VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-4直接套用MAX+plusII中的74系列元件1-4-2四位元計數器應用VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-4-2四位元計數器應用1.我們現在以C:\maxplus2\max21ib\mf資料夾裡的4count這個Symbol作為例子，它是一個四位元的上下數計數器，線上資料手冊的規格如下圖。VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-4-2四位元計數器應用2.依真值表的規格，我們先實現一個四位元的下數計數器如下：四位元下數計數器功能模擬VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-2圖形編輯設計簡介1-2-3電路的功能模擬VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-2-3電路的功能模擬1.開啟一個新的檔案，選擇【File】→【New】→【WaveformEditorfile】VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-2-3電路的功能模擬2.儲存檔名，選擇【File】→【SaveAs】將該Waveform檔存於所建立檔案之資料夾裡，檔名與專案名稱相同（延伸檔名為*.SCF）3.輸入所欲分析的電路節點：【Node】→【EnterNodesfromSNF…】VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-2-3電路的功能模擬4.按「List」鍵，再點選List後所列出的有效節點，並依個人需求將接腳或節點選取到右邊框內。VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-2-3電路的功能模擬5.輸入腳位的波形定義VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-2-3電路的功能模擬6.按下【Max+plusII】→【Simulator】執行波形的模擬。VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊1-2-3電路的功能模擬7.時序分析器（TimingAnalyzer）的使用：若我們重新選擇【File】→【Project】→【SaveCheck】來編繹程式，並在【Processing】下取消【FunctionalSNFExtractor】的勾選以進行完整的編繹時，此時時序的模擬結果便會加入延遲的因素考量：VHDL數位電路實習與專題設計*陳慶逸、林柏辰編著---文魁資訊接下來我們可使用時序分析器（TimingAnalyzer）來檢查傳輸延遲的情形。首先在【MAX+plusII】下選擇【TimingAnalyer】選項以開啟TimingA