第二章组合逻辑电路分析含动画.pptVIP

2.2.2译码器4．译码器集成电路集成的译码器有3线-8线译码器（74138）第29页，共62页，星期日，2025年，2月5日2.2.2译码器74HC148功能说明：（1）E1、E2、E3为输入使能控制端，当E1=E2=0，E3=1时，译码器工作；当E1=1或E2=1或E3=0时，译码器不工作，所有输出端均输出高电平。（2）译码器工作时，A0~A2为编码输入端，Y0~Y7为译码输出，输出信号低电平有效，即编码输入时，对应的输出端输出0信号，其余输出端输出1信号。第30页，共62页，星期日，2025年，2月5日2.2.3数据选择器1．数据选择器（MUX）原理多路输入、单路输出的组合逻辑电路，又称多路选择器或多路开关常见的数据选择器：2选1数据选择器、4选1数据选择器、8选1数据选择器、16选1数据选择器等等第31页，共62页，星期日，2025年，2月5日2.2.3数据选择器2．4选1数据选择器【例2-9】4选1数据选择器的设计。解：（1）分析设计要求4路数据输入信号（D0、D1、D2、D3）1路输出信号（Y）2位选择控制信号（S1、S0）S1S0＝00时，Y＝D0；S1S0＝01时，Y＝D1；S1S0＝10时，Y＝D2；S1S0＝11时，Y=D3。第32页，共62页，星期日，2025年，2月5日2.2.3数据选择器第33页，共62页，星期日，2025年，2月5日2.2.3数据选择器3．数据选择器的设计规律第34页，共62页，星期日，2025年，2月5日2.2.3数据选择器4．数据选择器集成电路4选1数据选择器（74153）8选1数据选择器（74151）第35页，共62页，星期日，2025年，2月5日2.2.3数据选择器说明：74HC153中含有2个4选1数据选择器nE（n=0,1）为低电平有效的输出使能控制端nE=1：芯片不工作，输出低电平nE=0：芯片正常工作第36页，共62页，星期日，2025年，2月5日2.2.4数值比较器1．数值比较器原理数值比较器是用于比较两个数的数值大小的逻辑元器件。数值比较器的示意图：输出变量：gt表示A大于Beq表示A等于Blt表示A小于B2．1位二进制数比较器【例2-10】1位二进制数值比较器的设计。解：（1）分析设计要求输入有两个信号，用A、B表示输出有三个信号，分别用gt、eq、lt代表大于、等于、小于的比较结果gt＝1表示A＞B，gt＝0表示A≯Beq＝1表示A＝B，eq＝0表示A≠Blt＝1表示A＜B，lt＝0表示A≮B第37页，共62页，星期日，2025年，2月5日2.2.4数值比较器第38页，共62页，星期日，2025年，2月5日2.2.4数值比较器3．多位二进制数比较器比较的方法：从高位向低位逐位依次进行比较当被比较的两个高位数字不等时，即可得到比较结果只有当两个高位的数字相同时，才比较较低位的数字【例2-11】4位二进制数比较器的设计。解：（1）分析设计要求输入信号分别为A数（A3A2A1A0）、B数（B3B2B1B0）输出信号仍然是gt、eq、lt∵比较的方法：从高位向低位逐位比较∴设定中间变量gt3～gt0，eq3～eq0，lt3~lt0分别对应各相应位置的二进制数的比较结果第39页，共62页，星期日，2025年，2月5日2.2.4数值比较器第40页，共62页，星期日，2025年，2月5日2.2.4数值比较器第41页，共62页，星期日，2025年，2月5日2.2.4数值比较器4．数值比较器集成电路集成的数值比较器有4位比较器（7485）第42页，共62页，星期日，2025年，2月5日2.2.4数值比较器说明：CascadingInput