2025年高等教育自学考试计算机组成原理试题及答案.docxVIP

2025年高等教育自学考试计算机组成原理试题及答案

1.单项选择题（每小题2分，共30分）

1.1在冯·诺依曼模型中，下列哪一部件负责解释并执行指令？

A.主存储器?B.运算器?C.控制器?D.输入设备

答案：C。控制器从主存取指、译码并发出微操作信号，协调全机动作。

1.2某32位定长指令系统，操作码占8位，单地址指令最多可支持多少条？

A.128?B.256?C.512?D.1024

答案：B。2^8=256，地址字段长度不影响操作码数量。

1.3下列关于奇偶校验的叙述正确的是

A.可纠正单比特错误?B.校验位与数据位异或和为0?C.能检测双比特错误?D.需额外两根传输线

答案：B。偶校验使“1”的总数为偶，异或和为0。

1.4在Cache映射方式中，全相联映射相对于直接映射的主要优势是

A.硬件简单?B.命中时间固定?C.块冲突概率低?D.索引字段长

答案：C。全相联允许主存块放入Cache任意行，冲突少。

1.5某磁盘转速7200rpm，平均旋转延迟约为

A.2.1ms?B.4.2ms?C.8.3ms?D.16.7ms

答案：B。半圈时间=0.5/(7200/60)=4.17ms。

1.6采用微程序控制时，下列哪项可显著减少控存容量？

A.水平微指令?B.垂直微指令?C.微操作并行?D.硬布线逻辑

答案：B。垂直微指令编码紧凑，控存宽度小。

1.7IEEE754单精度浮点数，指数全1且尾数非0表示

A.+∞?B.?∞?C.NaN?D.0

答案：C。指数全1尾数非0为NaN。

1.8在总线仲裁的计数器定时查询方式中，若总线忙信号持续为高，则

A.所有设备同时获得总线?B.优先级固定?C.可能产生饥饿?D.不需要仲裁器

答案：C。计数器循环查询，低号设备长期抢不到线。

1.9某系统地址线24根，字节编址，最大主存空间为

A.8MB?B.16MB?C.32MB?D.64MB

答案：B。2^24=16M字节。

1.10下列关于RISC的说法错误的是

A.指令长度固定?B.采用load/store体系?C.寻址方式丰富?D.硬布线控制为主

答案：C。RISC寻址方式少，简化硬件。

1.11在页式虚拟存储器中，快表(TLB)的主要作用是

A.扩大主存容量?B.加快地址转换?C.替换页面?D.提供段基址

答案：B。TLB缓存页表项，避免两次访存。

1.12某DRAM芯片内部采用2?bit预取，数据率1600MT/s，则其工作频率为

A.400MHz?B.800MHz?C.1600MHz?D.3200MHz

答案：B。预取2位，频率=1600/2=800MHz。

1.13在流水线中，数据前递(forwarding)技术解决的是

A.结构相关?B.数据相关?C.控制相关?D.中断屏蔽

答案：B。前递将运算结果提前送ALU输入，消除RAW停顿。

1.14下列编码中，具有自同步能力的是

A.NRZ?B.NRZI?C.曼彻斯特?D.8421BCD

答案：C。曼彻斯特每位中间跳变，提供时钟信息。

1.15某CPU主频2GHz，CPI=1.5，运行12×10^9条指令耗时约

A.6s?B.9s?C.12s?D.18s

答案：B。CPU时间=指令数×CPI/主频=12×10^9×1.5/(2×10^9)=9s。

2.多项选择题（每小题3分，共15分，多选少选均不得分）

2.1下列哪些措施能够降低Cache失效率？

A.增加块大小?B.提高相联度?C.采用预取?D.增大容量?E.使用写缓冲

答案：ABCD。写缓冲与失效率无直接关系。

2.2关于中断I/O与DMA，正确的有

A.中断需CPU介入每次数据搬运?B.DMA请求总线时CPU必须暂停?C.中断向量地址由硬件产生?D.DMA结束时可发中断通知CPU?E.通道比DMA更通用

答案：ACDE。DMA窃取周期时CPU仍可执行Cache内代码。

2.3下列哪些属于典型的存储保护机制？

A.界地址寄存器?B.页表有效位?C.段长越界检查?D.键保护?E.奇偶校验

答案：ABCD。奇偶校验属数据完整性，非保护机制。

2.4提高浮点运算精度的方法包括

A.采用guard、round、sticky位?B.扩大尾数字长?C.增加阶码位数?D.采用ROM查表舍入?E.采用Kahan求和

答案：ABC