FPGA笔试面试题及详细答案.docxVIP

FPGA笔试面试题及详细答案

一、基础概念题（共5题）

1.简述FPGA与CPLD的核心区别，分别适用什么场景？

答案：

• 结构差异：FPGA基于查找表（LUT）+触发器（FF）架构，资源呈分布式；CPLD基于乘积项（ProductTerm）+宏单元（MacroCell），资源集中式。

• 存储差异：FPGA的配置信息存于SRAM，掉电丢失需外接配置芯片；CPLD配置信息存于EEPROM/Flash，掉电不丢失。

• 资源规模：FPGA资源（逻辑单元、RAM、DSP）更丰富，支持大规模设计；CPLD资源有限，适合中小规模逻辑。

• 适用场景：

◦ CPLD：电源管理、接口电平转换、简单控制逻辑（如按键防抖、地址译码）、上电时序控制。

2.什么是建立时间（SetupTime）和保持时间（HoldTime）？若违反会导致什么问题？如何解决？

答案：

• 建立时间（Tsu）：触发器时钟上升沿（或下降沿）到来前，数据必须稳定保持的最小时间。

• 保持时间（Th）：触发器时钟沿到来后，数据必须稳定保持的最小时间。

• 违反后果：建立时间违规→数据未稳定就被采样，导致亚稳态；保持时间违规→时钟沿后数据提前变化，采样错误。

• 解决方法：

◦ 建立时间违规：优化组合逻辑路径（减少级数）、提高时钟频率约束余量、使用流水线结构、跨时钟域时采用同步器。

◦