基于UVMFIFO设计与验证平台构建.pdfVIP

asyn_fifo待测设计有6个模块：

_____

wptrfull.v、syncw2r.v、syncr2w.v、rptrempty.v、fifomem.v、asynfifo.v

设计:

__

asynfifo.v是顶层模块，在它里面例化了前5个模块。wptr

_

full.v是产生写地址和写指针的模块。rptrempty.v是产生读地

_时钟域传来的指针同步

址和读指针的模块。syncw2r.v是将写

进入读时钟域的模块。s_

yncr2w.v是将读时钟域传来的指针同

步进入写时钟域的模块。fifomem.v是部分。

UVM验证:

_

toptb.sv是整个验证平台的顶层模块（测试用具）。在它里面连接了待测设计和验证平台。

_sv定义了一个接口，用于连接待测设计和验证组件。

myif.