

2022 年北京科技大学计算机科学与技术专业《计算机系统结构》科目 期末试卷 A (有答案)

一、选择题

1、下列说法正确的是()

A.Cache 容量一般不大，命中率不会很高

B.Cache 芯片速度一般比 CPU 的速度慢数十倍

C.Cache 本身速度很快。但地址变换的速度很慢

D.Cache 存储器查映象表和访问物理 Cache 其间可以流水，使速度与 CPU 匹配

2、下列关于虚拟存储器的说法，比较正确的应当是()

A.访主存命中率随页面大小增大而提高

B.访主存命中率随主存容量增加而提高

C.更换替换算法能提高命中率

D.在主存命中率低时，改用堆栈型替换算法，并增大主存容量，可提高命中率

3、在流水机器中，全局性相关是指()。

A.先写后读相关

B.先读后写相关

C.指令相关

D.由转移指令引起的相关

4、推出系列机的新机器，不能更改的是()

A.原有指令的寻址方式和操作码

B.系统总线的组成

C.数据通路宽度

D.存贮芯片的集成度

5、在计算机系统设计中，比较好的方法是（ ）。

A.从上向下设计

B.从下向上设计

C.从两头向中间设计

D.从中间开始向上、向下设计

6、静态流水线是指()

A.只有一种功能的流水线

B.功能不能改变的流水线

C.同时只能完成一种功能的多功能流水线

D.可同时执行多种功能的流水线

7、对系统程序员不透明的应当是()。

A.Cache 存贮器 X

B.系列机各档不同的数据通路宽度

C.指令缓冲寄存器

D.虚拟存贮器

8、“启动 I/O” 指令是主要的输入输出指令，是属于（ ）。

A.目态指令

B.管态指令

C.目态、管态都能用的指令

D.编译程序只能用的指令

9、CRAY-I 的流水线是()

A.多条单功能流水线 B.一条单功能流水线 C.多条多功能流水线 D.一条多功能流水线

10、Cache 存储器常用的地址映象方式是()。

A.全相联映象

B.页表法映象

C.组相联映象

D.段页表映象

11、组相联映象、LRU 替换的 Cache 存储器，不影响 Cache 命中率的是()

A.增加 Cache 中的块数

B.增大组的大小

C.增大主存容量

D.增大块的大小

12、汇编语言程序经()的()成机器语言程序。

A.编译程序，翻译

B.汇编程序，翻译

C.汇编程序，解释

D.编译程序，解释

13、从计算机系统结构上讲，机器语言程序员所看到的机器属性是（ ）

A.计算机软件所要完成的功能

B.计算机硬件的全部组成

C.编程要用到的硬件组织

D.计算机各部件的硬件实现。

14、与全相联映象相比，组相联映象的优点是()

A.目录表小

B.块冲突概率低

C.命中率高

D.主存利用率高

15、浮点数尾数下溢处理时，最大误差最大，但下溢处理不需要时间，平均误差又趋于 0 的方法是()。

A.截断法

B.舍入法

C.ROM 查表法

D.恒置"1"法

二、填空题

16、按指令流与数据流，体系结构可分类为 SISD、_____、_____和 MIMD。

17、消息寻径方式可以分为两大类：_____和_____

18、衡量向量处理机性能的主要参数是_____和_____

- 19、基于寄存器-寄存器的向量指令是指_____来自_____或把操作后的结果写入向量寄存器。这类指令是向量指令集中最重要的指令。
- 20、段页式虚拟存储器的内部地址映象表机构有_____表和_____表两部分。
- 21、向量指令可分为_____和_____
- 22、数据流机采用_____，执行的操作序列取决于输入数据的可用性；归约机则采用_____，执行的操作序列取决于对数据的要求，对数据的需求又来源于函数式程序设计语言对表达式的归纳。
- 23、多计算机互连网络中的通信模式有_____和_____
- 24、系列机软件兼容必须做到向_____兼容，尽可能争取向_____兼容。
- 25、一个程序在计算机上运行，花费的 CPU 时间为 CPU 的时钟周期乘以该程序所有机器指令使用 CPU 的时钟周期数，即 CPU 时间=_____×_____

三、判断题

- 26、在一段时间内相继发射多个任务，体现了并发性概念。（ ）
- 27、对标量数据来说，并行主存系统的实际频宽采用多体单字方式的要比采用单体单字方式组成的高。（ ）
- 28、条件转移是局部相关。（ ）
- 29、设某机有 32 个处理器，其编号为 0, 1, A 31，用 Shuffle (Shuffle) 互联函数时，第 11 号处理器与第 26 号处理器相联。（ ）
- 30、二进制数表示数据信息较之二一十进制数表示，其存贮空间利用率低，运算速度要快。（ ）
- 31、只要将子过程进一步细分，就可以使流水线吞吐率进一步提高。（ ）
- 32、快表和主存也构成一个两级层次，一般快表的替换算法为 PFF。（ ）
- 33、系列机不再是方向，因为它约束了计算机系统结构的发展。（ ）

34、超长指令字（ ） VLIW）结构是将水平型微码和超标量处理两者相结合。（ ）

35、磁盘设备在数据传送时，数据宽度宜采用单字或单字节。（ ）

四、名词解释

36、兼容机：

37、虚拟机：

38、多 Cache 一致性：

39、处理机间流水线：

40、数据冲突：

41、请求字优先：

五、简答题

42、通常有哪几种指令格式，请简述其适用范围。

43、RAID 有哪些分级？各有何特点？

44、指令集结构设计所涉及的内容有哪些？

45、表示寻址方式的主要方法有哪些？简述这些方法的优缺点。

46、同步总线和异步总线各有什么优缺点？

六综合题

47、假设对指令 Cache 的访问占全部访问的 75%；而对数据 Cache 的访问占全部访问的 25%。Cache 的命中时间为 1 个时钟周期，失效开销为 50 个时钟周期，在混合 Cache 中一次 load 或 store 操作访问 Cache 的命中时间都要增加一个时钟周期，32KB 的指令 Cache 的失效率为 0.39%，32KB 的数据 Cache 的失效率为 4.82%，64KB 的混合 Cache 的失效率为 1.35%。又假设采用写直达策略，且有一个写缓冲器，并且忽略写缓冲器引起的等待。试问指令 Cache 和数据 Cache 容量均为 32KB 的分离 Cache 和容量为 64KB 的混合 Cache 相比，哪种 Cache 的失效率更低？两种情况下平均访存时间各是多少？

48、假设各种分支指令数占所有指令数的百分比如下：

条件分支	20% (其中的 60%是分支成功的)
跳转和调用	5%

现有一条段数为 4 的流水线，无条件分支在第二个时钟周期结束时就被解析出来，而条件分支要到第三个时钟周期结束时才能够被解析出来。第一个流水段是完全独立于指令类型的，即所有类型的指令都必须经过第一个流水段的处理。请问在没有任何控制相关的情况下，该流水线相对于存在上述控制相关情况下的加速比是多少？

49、假设一台计算机具有以下特性：

- (1) 95%的访存在 Cache 中命中；
- (2) 块大小为两个字，且失效时整个块被调入；
- (3) CPU 发出访存请求的速率为 10^9 字/s；
- (4) 25%的访存为写访问；
- (5) 存储器的最大流量为 10^9 字/s（包括读和写）；
- (6) 主存每次只能读或写一个字；
- (7) 在任何时候，Cache 中有 30%的块被修改过；
- (8) 写失效时，Cache 采用按写分配法。

现欲给该计算机增添一台外设，为此首先想知道主存的频带已用了多少。试对于以下两种情况计算主存频带的平均使用比例。

以上内容仅为本文档的试下载部分，为可阅读页数的一半内容。
如要下载或阅读全文，请访问：

<https://d.book118.com/185321141213011211>