

摘要

相位差的测量是电子和电力测量中经常遇到的问题。随着数字化时代的到来，数字集成电路的运用越来越广泛。数字相位测量技术在越来越多的领域得到应用，其具有速度快、稳定性好、精度高、读数方便且不需要经常调试等特点，有良好的发展前景。

本文设计了一个低频数字式相位测量系统，相位测量范围达到了 $0^{\circ} \sim 359.9^{\circ}$ ，并具有频率测量及数字显示功能。

移相网络、相位测量和数字式移相信号发生器三部分组成了低频数字式相位测量系统。移相网络产生两路频率相同而相位不同的正弦信号以供相位测量模块测量。移相网络采用了模拟移相的方法，实现了对 100Hz、1kHz、10kHz 三种特定频率信号的范围连续移相；相位测量模块以 AT89C51 为主控芯片，采用了运算放大器 Lm324 和一些门电路构成的信号处理模块与单片机一起实现了对正弦信号频率和相位差的测量；数字式移相信号发生器由 FPGA 和单片机组成，FPGA 实现了 DDS 技术，单片机将频率控制字和相位控制字发送给 FPGA，实现了两路同频不同相信号的产生。

数字式相位测量系统实现了对频率为 30Hz~16kHz 信号的频率测量、相位测量功能，并且测相的绝对误差 $\leq 0.2^{\circ}$ 。

移相网络实现了三种特定频率信号在 $-45^{\circ} \sim +45^{\circ}$ 范围内连续移并且输出的正弦信号的峰-峰值可在 0.5

V~5V 范围内变化。数字式移相信号发生器可以产生 30Hz~16kHz 的正弦信号，峰-峰值可在 0.5V~5V 范围内变化并且两路信号的相位差可在 $0^{\circ} \sim 340^{\circ}$ 变换，相位差步进为 1° 。

关键词：相位测量；频率；单片机；FPGA

第 1 章绪论

1.1 研究目的与意义

科技的不断深入发展，电子技术在越来越多的领域得到应用，测量又是进行信息检测的重要手段，因此测量技术在现代科学技术中占有举足轻重的作用和地位。相位是交流信号的重要参数。相位差的测量是电子和电力测量中经常遇到的问题，测量两路同频信号的相位差在工程上有着重要的意义 [1]。相位测量技术在各个领域都有非常重要的作用，检测两个信号的相位在他们相遇之前是非常重要的，特别是在高频部分，稍有不慎可能会引起非常严重的后果，当然相位检测的精度还是整体性能好坏的重要环节 [2]。

本次课题主要是设计一个低频数字式相位测量系统，相位测量系统测量模拟移相网络产生的两路信号的相位差

，并通过移相信号发生器检验测量系统的精度。

1.2 国内外研究现状

对相位测量的研究，目前国内外的一些相关研究机构和大学早已进行了许多探索研究，也都有了一定的科研成果。丁邦俊和王小娟；俞斌贾、雅琼和汤群芳以及王振红、于磊等其他研究者提出了相位测量的三种方法。

方法一主要分为四大基本部分组成：整形电路、频率测量、相位测量和数据处理与显示[3]。整形电路将输入的信号通过电压比较强变换成方波，通过 FPGA 对整形电路输出信号进行频率信号采集，相位测量通过 RS 触发器采集相位差所对应的时间差并通过计算得到。最后相位和频率信息通过 STM32 的 TFT 屏显示出来[4]。

方法二将信号通过 RC 移相网络产生两路相位不同的同频信号，经过整形电路后变成方波送入 TMS320VC5402[5]进行数据处理，最后通过 AT89C51 的 LCD 显示。

方案三通过 LM324 构成的过零比较器将两路相位不同的同频信号转换为方波信号；第二步通过鉴相器 74LS86 构成鉴相电路。这样将两路方波信号输入后，即可将两信号高低电平相异的部分以高电平输出，而这个输出信号的脉冲宽度就是所要求的相位差，最后将方波信号送单片机 AT89C52 进行计时然后计算出相位差并通过 LCD 显示。

1.3 研究内容与论文结构

1.3.1 研究内容

本文旨在设计一个低频数字式相位测量系统，系统包括模拟移相网络三部分、相位测量、数字式移相信号发生器三部分。模拟移相网络能对特定频率信号进行范围为 $-45^{\circ} \sim +45^{\circ}$ 的连续相移。相位测量可以对频率为 20Hz~20kHz 范围内峰-峰值为 1V~5V 的信号进行频率和相位差测量，且绝对误差小于等于 0.2° ，相位测量仪的输入阻抗 $\geq 100k\Omega$ ，相位测量绝对误差 $\leq 0.2^{\circ}$ ，要求相位读数为 $0^{\circ} \sim 359.9^{\circ}$ ，分辨力为 0.01° 。数字式移相信号发生器产生的两路信号要求频率范围在 20Hz~20kHz，峰-峰值可分别在 0.3V~5V 范围内变化，相位差范围为 $0^{\circ} \sim 359^{\circ}$ ，相位差步进为 1° 。

1.3.2 论文结构

第 1 章主要介绍本次设计的研究目的与意义，并且介绍相位测量的三种方法即利用可编程控制器件 FPGA/CPLD、

DSP 和数字电路三种方法实现。

第 2 章主要介绍低频数字式相位测量系统的整体框图以及移相、相位测量模块的方案选择。

第 3 章主要介绍模拟移相网络和相位测量模块的电路设计。

第 4 章主要介绍低频数字式相位测量系统的软件设计，并对主程序和一些子程序进行了说明。

第 5 章主要介绍了系统调试过程并通过数据结果分析得出系统存在的误差以及出现误差的原因。

第 6 章对低频数字式相位测量将来的发展进行展望并对进行了总结。

第 2 章低频数字式相位测量系统框图及方案论证本章主要介绍低频数字式相位测量系统的整体框图以及移相、相位测量、数字式移相信号发生器方案选择。

2.1 系统框图

本系统的主要工作为将一个正弦信号经过移相网络变为两路同频不同相的信号，然后对两路信号整形，再将整形后的信号分别送入时间差和周期测量电路，接着 AC89C51 的计时器对时间差和周期测量电路输出的信号进行计是，得出信号频率所对应的周期和相位所对应的时间长度，最后单片机将周期和时间长度转换为频率和相位差并通过

LCD1602 显示出来。由于移相网络对输入信号的频率要求较为严格，需要改变电阻和电容的值才能对不同的频率信号进行移相，所以数字式移相信号发生器是为了输出时间差和周期测量电路所许的频率为 20Hz~20kHz 的不同相的两路正弦信号。




图 2-1 总体设计框图

2.2 方案论证

2.2.1 模拟移相

由于只要实现 $-45^\circ \sim +45^\circ$ 的相移要求，考虑到实现难易程度，决定采用 R、C 移相络来实现相位的偏移。电路图如图所示。




图 2-2 超前网络 图 2-3 滞后网络




图 2-3 超前网络 图 2-4 滞后网络

对于相位超前 RC 网络:

$$U_A = \frac{R_1}{R_1 + \frac{1}{j\omega C_1}} U_1 \quad (2-1)$$

对于相位滞后 RC 网络:

$$U_B = \frac{\frac{1}{j\omega C_2}}{R_2 + \frac{1}{j\omega C_2}} U_1 \quad (2-2)$$

它们对应得相频特性

分别为:

$$\varphi_A(\omega) = \tan^{-1} \frac{1}{\omega R_1 C_1} \quad (2-3)$$

$$\varphi_B(\omega) = -\tan^{-1} \omega R_2 C_2 \quad (2-4)$$

理论上要实现相移范围为 $-45^\circ \sim +45^\circ$ ，则要求 $\varphi_A = 45^\circ$ ， $\varphi_B = -45^\circ$ ，也就是说 $\frac{1}{\omega R_1 C_1}$ ， $\omega R_2 C_2$ 都为 1。

2.2.2 相位测量方案论证

方案一：将两个同频不同相的正弦信号经过电压比较器变换成方波 U_1, U_2 ，在经过异或门，得到周期为 T 、宽度为 T_x 、幅度为 U_g 的方波，则此信号幅度的平均值为：

$$U_o = U_g \frac{T_x}{T} \quad (2-5)$$

正弦信号 $A_1(t)$ 与正弦信号 $A_2(t)$ 的相位差为 $\theta = \varphi_1 - \varphi_2$

$$T_x = \frac{\varphi_x}{\omega} = \frac{\varphi_x}{2\pi f} = \frac{\varphi_x}{2\pi} \times T = \frac{\varphi_x}{360^\circ} \times T \quad (2-6)$$


，也就是时间上差 T_x ，所以 T_x 与 θ 的关系为：

即：

$$\frac{T_x}{T} = \frac{\varphi_x}{360^\circ} \quad (2-7)$$

$$U_o = U_g \frac{\varphi_x}{360^\circ}$$

得到了相位差和电压之间的关系。



将公式 (2-5) 代入上式得

图 2-5

方案二两路同频不同相的正弦信号经过电压比较器转换为方波，通过异或运算，产生脉宽为 T_x 、

周期为 T 的另一方波，通过单片机的计时器计数通过 N 个脉宽时所需要的时间，

$$N = \frac{T_x}{T_c} = \frac{\varphi_x}{360^\circ} \times \frac{T}{T_c}$$

若计算时钟脉冲周期为 T_c ，则在 T_x 时间内的计数数值为：

$$\varphi_x = \frac{T_x}{T} \times 360^\circ \quad (2-8)$$

所以 即为相位差的读数。

以上两种方案中方案二更好，选择方案二。原因是方案一只能对单一频率的信号进行相位检测，当频率发生变化时会影响输出信号 U_o ，因此相位差与电压存在的唯一关系并不利于后面软件的设计，相位差与周期之间始终着一一对应关系，因此不管频率如何变化，只要测量出 (T_x/T) 大小，相位差的大小也就确定了[7]。

2.2.3 数字式移相信号发生器方案选择

方案一通过锁相环来实现，该方法合成的信号发生器频率稳定，变化范围较大，但其本身的惰性使锁定时间延长，不利于频率的快速转换。并且该方法难以改变幅度和相位，因此不选该方法。


方案二通过 FPGA 实现，该方法主要由 DDS 电路和 D/A 电路实现，FPGA 主要用于实现直接数字频率合成技术的实现，D/A 输出通过 DAC0800 芯片构成。采用这种方法产生信号的频率稳定、可控、分辨率高、相位连续，因此选用该方案。

第 3 章低频数字式相位测量系统硬件设计本章主要介绍了移相网络、相位测量、数字式移相信号发生器的电路设计及分析。

3.1 移相网络电路设计

相移网络如图 3-1 所示，输入信号一部分直接经过一个电压跟随器直接输出作为参考信号，而另一部分经过移相网络后产出两路信号，两路信号分别通过一个有 LM324 构成的电压跟随器变成两路方波信号，两路信号通过电位器后形成新的相位改变的方波信号，通过改变滑动变阻器的阻值来改变相位，由于电位器阻值存在使得信号的峰-峰值略微降低，因此让其在通过一个同向放大器以满足题目要求。


根据题目要求输入信号的频率有 3 个值，分别为 100Hz、1kHz 和 10kHz。因此 C、R 的值需要由 $\frac{1}{\omega RC} = 1$ 出。即 $f = \frac{1}{2\pi RC}$ 因此取 $C = 0.1 \mu F$ ，当频率为 10kHz 时 $R = 159.15 \Omega$ ；当 $f = 1KHz$ 时 $R = 1.59 K\Omega$ ；当 $f = 100Hz$ 时 则 $R = 15.91 K\Omega$



计算得

图 3-1 移相网络电路图

仿真软件采用 Multisim 8，仿真电路图如图 3-2 所示。根据题目要求，输入 100Hz、1kHz、10kHz 频率时，需要修改相应 R、C 的参数。在以下仿真图片中，蓝色的波形是 A 输出的信号，黄色的波形是 B 输出的信号。






图 3-2 移相网络仿真图




图 3-3 $f=10\text{kHz}$ 时的超前网络（电位器 R5 在最上端）




图 3-3 $f=1\text{kHz}$ 时的滞后网络（电位器 R5 在最下端）




图 3-4 电位器 R5 调至中间时输出波形移相网络仿真测试数据见表 3-5。

表 3-5 移相网络测试数据

输入频率/KHz	仿真相差	理论相差	误差	仿真相差	理论相差	误差
0.1	-52°	-50°	2°	55°	50°	5°
1	-54°	-45°	9°	58°	48°	10°
10	-50°	-42°	8°	52°	45°	7°

结果分析：由表 3-1 所见，输入频率为 100Hz 和 1KHz 时，移相范围达到了要求（ $-45^{\circ} \sim +45^{\circ}$ ）。当输入频率为 10KHz 时，最小相位差没有达到要求。主要是电路中选择的电阻跟理论值存在误差，另外，电容对波形也存在一定的影响。

3.2 相位测量电路设计相位测量的原理框图、电路图如图 3-6，图 3-7，下面按照框图介绍相位测量系统设计。




图 3-6 相位测量原理框图




图 3-7 测量系统原理图

3.2.1 整形电路设计




图 3-8 整形电路原理图

在相位差测量过程中，为了减小测量带来的误差，使两路信号经过相同的整形电路如图 3-8。在图 3-8 中第一级运放将输入信号放大，第二级运放构成过零比较器将正弦波转换为方波，为了不至于使单片机的管脚烧坏，经过一个限幅电路降低电压，最后再通过一个 74HC14D 的施密特触发器得到效果比较好的整形波形。

设计任务要求输入阻抗 $\geq 100k\Omega$ ，所以采用同相放大器，在输入端并上一个 $100k\Omega$ 的电阻，这样就能满足输入阻抗要求。

3.2.2 鉴相和分频电路

相位测量仪需要测量两个数据：频率和相位差。

(1) 频率的测量

信号频率的测量有两种方式，一种是直接通过单片机的计时器计时并计算出频率，另外一种是通过测量周期在换算成频率，因为本文设计的是低频的相位测量系统，故采用测周期的方法，频率较低时直接测量的误差较大，因为单片机的采样速率很快，一些小的电压波动很容易致使采样出错。

图 3-9 是对方波信号进行二分频，不难发现二分频信号的高电平的宽度正好等于不分频是周期，因此我们可以将分频后的高电平当做 CU 内部定时器的硬件启动信号，将分频后信号的低电平当做 CU 内部定时器的硬件停止信号。

便可测得周期 T，再由公式 $f=1/T$ ，计算得到频率 f。





图 3-9 用测周期的方法获得信号频率

(1) 相位差的测量

相位差的测量是通过鉴相器来实现的。鉴相器就是异或门，在鉴相器的输出波形 $I \oplus V$ 测量 I 和 V 相位差所对应的时间差 T_s ，如图 3-10 所示。



宽度就是要

图 3-10 鉴相器的输入、输出波形图

在测量相位差时还应考虑超前、滞后两种情况（图 3-10 为 I 超前 V）。把波形中的正脉冲作为控制信号，
 $\theta = \omega T_s$

控制单片机内部计数器的启动停止，从而达到测量时间差 T_s 的目的，再根据公式，计算得到相位差 θ 。

鉴相电路由异或门由一片 74LS86 构成，起鉴相作用，如图 3-11。这样将两路方波信号输入后，即可将两信号高低电平相异的部分以高电平输出，而这个输出信号的脉冲宽度就是所要求的相位差。




图 3-11 鉴相电路

分频电路由 D 触发器来实现。将信号整形后输入 CLK 脚，将 D 触发器的 D 脚与 \bar{Q} 脚相连，则从 Q 端输出的就是待测信号的二分频

以上内容仅为本文档的试下载部分，为可阅读页数的一半内容。如要下载或阅读全文，请访问：<https://d.book118.com/316130144034010142>