第 2 章 MCS—51/52 单片机的构成

本章介绍 MCS—51 单片机的硬件结构及工作原理。它是掌握、使用单片机技术的硬件基础。主要内容包括：MCS—51 单片机的硬件构成，存储器结构，I/O 接口特性，基本时序和复位电路等。

2。1 MCS—51 单片机的构成

这里讲的 MCS-51 单片机结构不是指其中的某一个型号而是指该系列的组织结构。为便于叙述，我们定义几个名词.这些定义可能与当前其它单片机教材有所不同。但这样定义，可能便于学习理解.

1. MCS—51 核

MCS-51 微处理器核:即 MCS-51 系列微处理器中的核心或基本部分(以后简称 MCS—51 核)。在新华龙系列单片机中称这部分为 CIP-51 微处理器核。CIP—51 核兼容 MCS-51 核，比 MCS—51 核功能更强。MCS—51 核包含 MCS-51 系列中典型产品 89C51/2 的核心部分，构成如图 2。1 所示。



图 2。1 MCS—51 微处理器的结构

MCS—51/2 核主要包含如下硬件资源:

⑴ 8 位 CPU，片内振荡器;
⑵ 4KB/8KB 字节程序存储器 ROM；
⑶ 128B/256B 字节数据存储器 RAM；
⑷ 2/3 个 16 位定时器/计数器；
⑸ 32 个可编程的 I/O 线(四个 8 位并行 I/O 端口)；
⑹ 一个可编程全双工串行口；
⑺ 5/6 个中断源，两个中断优先级；
⑻ 可寻址 64KB 外部数据存储器空间、64KB 外部程序存储器空间的控制电路；
⑼ 有位寻址功能，适于布尔处理的位处理机。

2. MCS—51 总线

1）核内总线

在微处理器内部使用,并不对用户开放。核内总线数据线:D0~D7 共 8 位,地址线 A0～A7 也只有 8 位。所以理论上内总线只能管理 256 个地址单元.256 个单元包括：核内 RAM、SFR 特殊功能寄存器、通用寄存器。对这些资源,处理器是通过核内总线进行读写管理的。

2）核外总线

MCS—51/2 中，核外总线是相对核内总线而命名的。核外总线可以扩展到单片机芯片外，早期的单片机 8031、8032 就是如此使用的.但新产品中（如 89S52）核外总线也被放到芯片内，可同时扩展到芯片外.注意：本教材中，核内与片内、核外与片外是不同的含义。MCS-51 核有管理核外总线的能力，MCS—51 核可以同时管理片内和片外扩展的核外总线。核外总线管理的 RAM 称为核外 RAM 简称 XRAM；核外总线管理的 I/O 称为 I/O。

核外总线由 8 位数据线 D0～D7，16 位地址线 A0～A15 和 $\overline{WR}$ 、 $\overline{RD}$ 、 $\overline{PSEN}$ 等控制总线构成，可以管理 64 字节核外 RAM—即 XRAM，同时管理 64k 字节核外程序存储器（ROM 或 E^2PROM 或 Flash ROM)。核外 RAM、ROM 可以放到芯片内，也可以放到芯片外。

3.中央处理器（CPU）

1) 运算器

运算器包括算数逻辑单元 ALU、累加器 A、寄存器 B、暂存器 TEMP 及程序状态寄存器 PSW 等。运算器的功能是进行算术运算和逻辑运算.可以对单字节、半字节（4 位）等数据进行操作.能完成加、减、乘、除、加 1、减 1、BCD 码十进制调整、比较等算术运算，还能实现与、或、非、异或等逻辑操作，还具有数据传送、移位、判断和程序转移等功能。

算数逻辑部件（ALU）由一个累加器（ACC)、两个 8 位暂存器（TMP1 和 TMP2)和一个布尔处理器（图 2。1 中未标出）组成。操作结果一般存放在累加器 A 中,结果的状态信息在程序状态寄存器 PSW 中呈现出来。PSW 是一个用来存放运算结果的一些特征的 8 位寄存器。

2） 控制器

控制器是控制单片机工作的神经中枢，它包括计数器 PC、指令寄存器 IR、指令译码 ID、数据指针 DPTR、堆栈指针 SP、RAM 地址寄存器、时钟发生器、定时控制逻辑等。控制器以主振频率为基准，发出 CPU 的控制时序，从程序存储器取出指令，放在指令寄存器 IR，然后对指令进行译码，并通过定时和控制逻辑电路，在规定的时刻发出一定序列的微操

作控制信号,协调 CPU 各部分的工作，以完成指令所规定的操作。其中一些控制信号通过芯片的引脚送到片外，控制扩展芯片的工作。

3） 位处理器

MCS—51 的 CPU 内含一个一位处理器子系统，是 MCS—51 系列单片机的一个重要特征,这是出于实际应用需要而设置的，是以位（bit）为单位进行操作的。它相当于一个完整的位单片机，只是每次处理的数据只是一位,以进位标志作为累加位，以内部 RAM 可寻址的 128 个位为存储位。它能完成逻辑与、或、非、异或等各种逻辑运算。用于逻辑电路的仿真、开关量的控制及设置状态标志位时非常有效.

4。特殊功能寄存器 SFR

在 MCS-51 中，特殊功能寄存器是一组具有特殊功能的寄存器（简称 SFR)，定时器、串行口等都是通过他们实现控制的。MCS-51 核分配给 SFR 共 128 字节地址空间.不同型号的单片机使用的 SFR 数量不同，一般都小于 128 个字节.当大于 128 个字节时必须采用分页管理方式。

2。2 MCS—51/52 存储器结构

MCS—51 采用哈佛存储结构：核外 XRAM 与程序存储器分别寻址的方式。在 2.1 节已经讲到 MCS-51/2 核有内外总线之分。因此，MCS—51/2 存储器从大的方面讲有三个空间：核内 RAM（SFR）空间、核外 XRAM 空间和核外程序存储器空间.

2.2。1 核内 RAM 与 SFR

核内地址总线仅有 8 位 A0~A7,因此理论上 51 处理器只能管理 256 个存储单元。MCS-51 核内的核心资源均通过核内总线读写方式进行管理。这些资源均占用核内存储空间的一个地址。这些存储空间地址又分配到两类存储器，一类是通用 RAM（包括通用寄存器）简称核内 RAM，一类是特殊功能寄存器（包括累加器 ACC、I/O 接口存储器等）,简称 SFR。



图 2。2 核内总线 RAM 与 SFR 结构图

1。 核内 RAM

MCS-51 核内 RAM 地址 00～7FH，共计 128 个字节。核内 RAM 与 SFR 具体构成见图 2。2。

1）R 区(寄存器区）

R 区核内地址:00～1FH,共 32 个字节是 R 寄存器区,分成 4 个 R 区，每个 R 区有 8 个寄存器，在指令中均用 R0～R7 表示。在 CPU 运行中，同一时刻仅用其中一区，使用哪\

一区，由状态寄存器 PSW 中的 PSW.4 和 PSW.3 位确定。

表 2—1 寄存器 R 区选择示意表

RAM 地址	字节数	R 区名称	PSW.4、PSW.3 位
00H～07H	8	0R 区	00
08H～0FH	8	1R 区	01
10H～17H	8	2R 区	10
18H~1FH	8	3R 区	11

注意：这一区域的存储器可以通过两种方式访问：一是通过 PSW.4 和 PSW.3 先确定 R 区后读写 R0~R7，这时,这些单元是作为通用寄存器使用;二是按表 2—1 中的地址直接读写，这时，这些单元是作为一般核内 RAM 使用。

表 2—2 位寻址区位地址分配表

7FH ↕ 30H	普通RAM区							
2FH	7F	7E	7D	7C	7B	7A	79	78
2EH	77	76	75	74	73	72	71	70
2DH	6F	6E	6D	6C	6B	6A	69	68
2CH	67	66	65	64	63	62	61	60
2BH	5F	5E	5D	5C	5B	5A	59	58
2AH	57	56	55	54	53	52	51	50
29H	4F	4E	4D	4C	4B	4A	49	48
28H	47	46	45	44	43	42	41	40
27H	3F	3E	3D	3C	3B	3A	39	38
26H	37	36	35	34	33	32	31	30
25H	2F	2E	2D	2C	2B	2A	29	28
24H	27	26	25	24	23	22	21	20
23H	1F	1E	1D	1C	1B	1A	19	18
22F	17	16	15	14	13	12	11	10
21H	0F	0E	0D	0C	0B	0A	09	08

20H	07	06	05	04	03	02	01	00
1FH	3R区、2R区、1R区、0R区							
↕								
00H								

2）位空间

MCS-51/2 位寻址空间地址是 8 位。因此位地址是 00~0FFH。其中 00～7FH 共 128 个位分配给通用位存储器。这些位空间实质上是字节空间的 20H～2FH 单元共 16 个字节,每个字节 8 位。16 个字节共计 128 位，位地址分配表见表 2-2。

注意，20H～2FH 字节中的内容可通过位寻址方式读写位地址中的内容，也可通过字节的方式读写其中的内容。用位地址方式仅读写其中的一位，用字节方式一次读写其中的 8 位。

3）普通 RAM 区

MCS—51/2 中 30H~7FH 是普通的核内 RAM，它们只能按字节操作。20~2FH 单元也可以作普通 RAM 使用.

在 MCS—52 中，还有 80H～0FFH 共 128 字节的通用核内 RAM 数据存储器.但这些 RAM 与 SFR 在地址上重复、物理上是不同的单元。为了分别读写这些 RAM 和 SFR，MCS-51/2 指令系统规定分别采用不同寻址方式来区分 RAM 和 SFR。具体寻址方式和指令在第 3 章介绍.

20H～7FH 范围的 RAM 读写方式不受上述读写方式的限制，比 80H～FFH 的 RAM 读写更加灵活。

4）特殊功能寄存器（SFR）

MCS—51/2 的 SFR 如表 2-3 所示，共 128 字节空间。但 MCS-51/2 基本型单片机,如 89C51、89C52 中，有些空间是暂时保留未使用的。目前，许多公司开发了与 MCS-51/2 兼容的新型单片机,如新华龙 C8051Fxxx 系列，它们使用了更多的 SFR,通过增加 SFR 的方式来增加单片机功能。

注意：在 SFR 中，能被 8 整除的地址的寄存器是可位寻址的，且第一个位地址与字节地址数值相等，如 ACC 累加器，在 SFR 中的地址是 0E0H，它是可位寻址的,其中 ACC。0 的位地址是 0E0H,ACC.7 的位地址是 0E7H。B 的 SFR 地址 0F0H 也是可位寻址的。具体位定义见表 2-4。

表 2-3　MCS-51 单片机特殊功能寄存器表

符号	名称	地址
ACC	累加器	0E0H
B	B寄存器	0F0H
PSW	程序状态字	0D0H
SP	堆栈指针	81H
DPTR	数据指针(包括高位DPH和低位DPL）	83H(高位)
		82H（低位）

P0	P0口锁存寄存器	80H
P1	P1口锁存寄存器	90H
P2	P2口锁存寄存器	0A0H
P3	P3口锁存寄存器	0B0H
IP	中断优先级控制寄存器	0B8H
IE	中断允许控制寄存器	0A8H
TMOD	定时器/计数器工作方式、状态寄存器	89H
T2CON＊	定时器/计数器2控制寄存器	0C8H
TCON	定时器/计数器控制寄存器	88H
TH0	定时器/计数器0（高字节）	8CH
TL0	定时器/计数器0（低字节）	8AH
TH1	定时器/计数器1（高字节）	8DH
TL1	定时器/计数器1(低字节）	8BH
TH2*	定时器/计数器2（高字节）	0CDH
TL2＊	定时器/计数器2（低字节）	0CCH
RCAP2H*	定时器/计数器2记录寄存器(高字节）	0CBH
RCAP2L＊	定时器/计数器2记录寄存器（低字节)	0CAH
SCON	串行口控制寄存器	98H
SBUF	串行数据缓冲器	99H
PCON	电源控制寄存器	97H

注:带“＊"寄存器仅在 52 子系列单片机存在

表 2—4　特殊功能寄存器位定义及地址表

SFR	位定义/位地址								字节地址
	D7	D6	D5	D4	D3	D2	D1	D0	
B									0F0H
	F7H	F6H	F5H	F4H	F3H	F2H	F1H	F0H	
ACC									0E0H
	E7H	E6H	E5H	E4H	E3H	E2H	E1H	E0H	
PSW	CY	AC	F0	RS1	RS0	OV	F1	P	0D0H
	D7H	D6H	D5H	D4H	D3H	D2H	D1H	D0H	
IP	—	—	—	PS	PT1	PX1	PT0	PX0	0B8H
	BFH	BEH	BDH	BCH	BBH	BAH	B9H	B8H	

P3	P3.7	P3。6	P3.5	P3。4	P3。3	P3。2	P3。1	P3.0	0B0H
	B7H	B6H	B5H	B4H	B3H	B2H	B1H	B0H	
IE	EA	-	—	ES	ET1	EX1	ET0	EX0	0A8H
	AFH	AEH	ADH	ACH	ABH	AAH	A9H	A8H	
P2	P2.7	P2.6	P2.5	P2。4	P2。3	P2.2	P2。1	P2.0	0A0H
	A7H	A6H	A5H	A4H	A3H	A2H	A1H	A0H	
SBUF									（99H）
SCON	SM0	SM1	SM2	REN	TB8	RB8	TI	RY	98H
	9FH	9EH	9DH	9CH	9BH	9AH	99H	98H	
P1	P1。7	P1。6	P1.5	P1。4	P1.3	P1。2	P1。1	P1.0	90H
	97H	96H	95H	94H	93H	92H	91H	90H	
TH1									（8DH)
TH0									(8CH）
TL1									（8BH)
TL0									(8AH)
TMOD	GATE	C/T	M1	M0	GATE	C/T	M1	M0	（89H）
TCON	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0	（88H）
	8FH	8EH	8DH	8CH	8BH	8AH	89H	88H	
PCON	SMOD	—	-	-	GF1	GF0	PD	IDL	（87H）
DPH									(83H)
DPL									(82H)
SP									（81H)
P0	P0。7	P0.6	P0.5	P0.4	P0。3	P0。2	P0。1	P0.0	80H
	87H	86H	85H	84H	83H	82H	81H	80H	

下面将介绍部分常用的特殊功能寄存器的功能.

（1)累加器 A(Accumulator）

累加器 A 又记作 ACC，是一个 8 位寄存器，专门用来存放操作数或运算结果。累加器是 CPU 中工作最频繁的寄存器，很多指令都必须通过 A 才能执行,在 CPU 执行运算前暂存某一操作数，运算完成后保存运算结果。注意，当对累加器进行位操作时,常用符号是 ACC，如累加器的 D0 位，表示为“ACC.0".

（2)B 寄存器

寄存器 B 是专门为乘法和除法设置的寄存器，但也可作为一般寄存器使用，它是一个 8 位寄存器。在乘法或除法前，用于存放乘数或除数;在乘法或除法完成后用于存放乘积高 8 位或余数。

(3)程序状态字 PSW

程序状态字寄存器 PSW 是一个 8 位寄存器，用来存放指令执行后的相关状态.有些位通

常是在指令执行过程中自动形成的，但也可以由用户加以改变。其各位具体含义见表 2—5.

表 2—5　PSW 寄存器各位功能、标志符号和位地址

功能	标志	位地址
进位标志	CY	PSW.7
辅助进位标志	AC	PSW.6
用户标志	F0	PSW。5
寄存区选择高位	RS1	PSW。4
寄存区选择低位	RS0	PSW。3
溢出标志	OV	PSW。2
用户标志	F1	PSW.1
奇偶标志	P	PSW。0

下面将具体介绍各标志位的含义

①CY：用于表示在运算过程中累加器最高位（A7)有无进位或借位，有置“1”，否则清“0”。移位操作同样会影响该标志位。在布尔处理机中，它被认为是位累加器。它的重要性相当于字节处理中的累加器 A。

②AC：在加减运算中,表示低 4 位（即 A3）有无向高 4 位（即 A4）进位或借位。当低 4 位向高 4 位有进位或借位时，AC 由硬件置位,否则 AC 位被清零。在 BCD 码运算时要十进制调整,也要用到 AC 位状态进行判断.

③OV:反映带符号数的运算结果是否溢出.溢出时由硬件置 OV=“1”，否则 OV=“0"。要特别注意的是，溢出和进位是两种不同的概念。对 8 位运算而言，溢出是指两个带符号数运算时，结果超出了累加器 A 所能表示的带符号数的范围(+127～-128）。而进位是两个无符号数最高位（D7）相加（或相减）有进位（或有借位)时 CY 的变化。还有无符号数乘法指令 MUL 的执行结果也会影响溢出标志位。置于累加器 A 和寄存器 B 的两个乘数的积超过 255(0FFH)时，OV=“1”，否则 OV=“0”。此积的高 8 位放在 B 内,低 8 位放在 A 内.因此 OV=“0”只意味着乘积结果只从 A 中取得即可。否则要从 BA 寄存器对中取得乘积。除法指令 DIV 也会影响溢出标志位。当除数为 0 时，OV=“1”，否则 OV=“0”。

④F0，F1：用户定义的标志位.用户可根据需要用软件方法对该位进行置位或复位，这时相当于一位通用位存储器.

⑤RS1，RS0：CPU 用于选择使用哪个 R 区，其值只能通过指令改变。见表 2—1。

⑥P：奇偶标志位，执行每条指令都由硬件来置位或清零，以表示累加器 A 中为 1 的位的个数的奇偶性。此标志位对串行通信中的数据传输校验有重要意义，常用 P 作为发送一个符号的奇偶校验位，以增加通信的可靠性。

（4）堆栈指针 SP

堆栈指针 SP 是一个 8 位的特殊功能寄存器,能自动加 1 或减 1，专门用来存放堆栈的栈顶地址。堆栈是一组特殊的 RAM 区，具有特殊的功能。数据写入时称入栈或压栈。数据读出时称出栈或弹栈.堆栈数据写入和读出遵守“先入后出，后进先出” 的规则.要实现这一功能，需要有一个特殊的地址指针.SP 就是这一特殊的地址指针。

堆栈有栈顶和栈底之分，分别由栈顶地址和栈底地址指示.栈底地址固定不变，决定了堆栈在 RAM 中的物理位置;栈顶地址在 SP 中，是可以改变的，决定堆栈中是否有数据。当堆栈中无数据时，栈顶地址与栈底地址重合。但要注意，MCS—51 中，复位时堆栈指针

SP=07H，若在程序中不重新赋值，则栈底在 08H 单元,即从 1R 区开始作为堆栈使用.若用户要使用 1～3R 区时,SP 要重新赋值。一般设置 SP=30H 或以上的空间,但不能在 RAM 的顶端，因为 SP 向上发展一定要留有足够的使用空间。

对 MCS—52 系列，一般设 SP=80H，用 80H～FFH 的 RAM 作堆栈区。

(5)数据指针 DPTR

数据指针 DPTR 是一个 16 位专用寄存器,由两个 8 位寄存器 DPH（高位字节寄存器)和 DPL（低位字节寄存器）组成.DPTR 可以用来存放核内 ROM 的地址，也可以用来存放核外 RAM 和核外 ROM 的地址.常用于基址加变址间址寄存器寻址方式使用，寻址核外 64kB 的数据存储器或程序存储器空间。

2。2。2 XRAM 存储空间

MCS-51 中,核内 RAM 与核内 I/O 是统一编址的,同样核外 XRAM 与扩展 I/O 也是统一编址的，即把 I/O 看成特殊的 RAM。实际使用中，读写 I/O 与读写 RAM 使用相同的指令。在早期 MCS—51 中 XRAM 是指片外扩展的数据存储器,习惯称外部 RAM。但目前由于很多型号的兼容单片机都在片内集成了一定容量的 XRAM,所以为更准确表现逻辑变化，本教材引入核内与核外总线和核内 RAM 核外 RAM 的概念.核外 XRAM 可以在片内也可以在片外.

XRAM 在片内时，要占用 XRAM 一定空间。片外扩展 XRAM 时，地址分配不能与片内 XRAM 重叠。若不在片外扩展 XRAM 和 I/O 接口,则 P0、P2 及 $\overline{WR}$ 和 $\overline{RD}$ 总线也可用作一般 I/O 使用。所以在系统设计时尽可能不扩展并口的 XRAM，可以采用模拟 I^2C 总线扩展外部 RAM 或 E^2PROM .XRAM 扩展方法见 7.2 节。



图 2。3 程序存储器和 XRAM

2。2.3 程序存储器

MCS-51 中程序存储器与 RAM 和 XRAM 是分别单独编址的。程序存储器地址为 16 位,有单独的读线。从地址逻辑上讲，程序存储器都属于核外总线范围,无核内核外之分，都属于核外。早期的单片机如 8031，必须通过在片外扩展程序存储器后才能构成应用系统.通常是扩展 E^2PROM。目前基本型单片机内已扩展了一定容量的电可擦写的 FLASH 存储器。如 89C52、89S52，内含 8k 字节的程序存储器。根据需要选择不同型号即可，一般不再需要在片外扩展程序存储器了。

但从理论上讲，MCS—51 中程序存储器既可以使用片内也可以使用片外，也可以片内

片外同时使用。※



图 2.4　程序存储器配置图

2.3　MCS-51 的时钟与复位电路

2.3。1 时钟电路

单片机的时钟一般需要多相时钟，所以时钟电路由振荡器和分频器组成。

1。 振荡电路

MCS-51 内部有一个用于构成振荡器的可控高增益反向放大器。两个引脚 XTAL1 和 XTAL2 分别是该放大器的输入端和输出端.如图 2.5 所示,在片外跨接一晶振和 2 个匹配电容 C1、C2 就构成一个自激振荡器。其中匹配电容 C1、C2 要根据石英晶体振荡器的要求选取，一般选用 20～30pF 的瓷片电容.振荡频率根据实际要求的工作速度，从几百 kHz～24MHz 中适当选取某一频率.

图 2。5 中 PD 是电源控制寄存器 PCON.1 的掉电方式位，当 PD=“1”时单片机进入掉电工作方式，是一种节能工作方式，正常工作方式 PD=0.上述电路是靠 MCS—51 单片机内部电路产生振荡的.也可以由外部振荡器或时钟直接驱动 MCS-51。单片机使用一般不采用外部时钟输入方式，除非一些特殊场合如：多 CPU 系统等。



图2. 5 时钟内部振荡电路



图 2。6 时序发生器框图

以上内容仅为本文档的试下载部分，为可阅读页数的一半内容。如要下载或阅读全文，请访问：https://d.book118.com/617123110033006055