

目 次

1	范围	1
2	规范性引用文件	1
3	术语和定义	2
4	应用等级	3
5	要求	3
5.1	一般要求	3
5.2	设计	3
5.2.1	一般要求	3
5.2.2	特性阻抗附连测试板	3
5.2.3	插入损耗附连测试板	3
5.2.4	温度冲击、温度循环用附连测试板	4
5.2.5	非偏置高加速温湿测试、高加速温湿测试用附连测试板	4
5.2.6	离子迁移附连测试板	4
5.3	材料	4
5.3.1	一般要求	4
5.3.2	层压板及多层封装基板用粘结材料	4
5.3.3	铜箔	4
5.3.4	阻焊剂	4
5.3.5	塞孔绝缘材料	5
5.3.6	镀涂层材料	5
5.3.7	预置锡	5
5.3.8	埋入式无源元件的材料	5
5.4	外观和尺寸	5
5.4.1	区域定义	5
5.4.2	基材	6
5.4.3	标记	7
5.4.4	导电图形	8
5.4.5	导体宽度和间距	11
5.4.6	阻焊膜	13
5.4.7	预置锡	16
5.4.8	非镀覆孔和非镀覆槽孔	16
5.4.9	尺寸要求	16
5.5	结构完整性	18
5.5.1	层间介质厚度的要求	18
5.5.2	内、外层导电图形厚度的要求	19
5.5.3	导体最终镀层或涂层特性的要求	19
5.5.4	塞孔的要求	25
5.5.5	镀铜填塞导通孔的要求	25
5.5.6	微导通孔的要求	26

5.5.7	内层重合度的要求	28
5.5.8	分层和空洞的要求	28
5.5.9	树脂凹缩的要求	28
5.5.10	内层环宽的要求	28
5.5.11	连接盘起翘的要求（热应力或温度冲击试验后）	28
5.5.12	去钻污的要求	28
5.5.13	负凹蚀的要求	28
5.5.14	芯吸的要求	29
5.5.15	钉头的要求	29
5.5.16	孔和镀层的其它缺陷的要求	29
5.6	化学性能	29
5.6.1	清洁度的要求	29
5.6.2	铜镀层特性的要求	29
5.6.3	耐溶剂性的要求	29
5.6.4	抗盐雾腐蚀的要求	29
5.6.5	孔隙率的要求	30
5.7	物理性能	30
5.7.1	标记附着力的要求	30
5.7.2	金属镀涂层附着力的要求	30
5.7.3	阻焊的物理性能要求	30
5.7.4	弓曲和扭曲的要求	31
5.7.5	可焊性的要求	31
5.7.6	表面剥离强度的要求	31
5.7.7	金属丝键合强度的要求	31
5.7.8	焊球结合强度的要求	32
5.8	电气性能	35
5.8.1	连通性的要求	35
5.8.2	非连通性的要求	36
5.8.3	特性阻抗的要求	36
5.8.4	插入损耗的要求	36
5.8.5	介质耐压的要求	36
5.8.6	其它电气和/或微波/射频性能的要求	36
5.9	环境性能	36
5.9.1	可靠性测试前预处理后的要求	36
5.9.2	热应力的要求	36
5.9.3	温度冲击的要求	36
5.9.4	非偏置高加速温湿测试的要求	37
5.9.5	高加速温湿测试的要求	37
5.9.6	压力锅测试的要求	37
5.9.7	高温存储测试的要求	37
5.9.8	耐离子迁移的要求	38
5.9.9	耐无铅再流的要求	38
5.9.10	耐热油性的要求	38
5.10	其他要求	38
5.10.1	标识	38

5.10.2	允许的不合格单元数量	38
5.10.3	修复	38
5.10.4	加工质量	39
6	检验方法	39
6.1	外观和尺寸的检验	39
6.1.1	一般方法	39
6.1.2	板厚检验	39
6.1.3	阻焊厚度检验	39
6.1.4	阻焊膜高度差的检验	39
6.1.5	阻焊膜粗糙度的检验	39
6.1.6	金属丝键合连接盘表面粗糙度测量	39
6.1.7	镍、钯、金和锡镀层厚度的检验	39
6.1.8	锡球共面度的检验	39
6.1.9	导线圆弧度的检验	40
6.1.10	锡球空洞的检验	40
6.2	结构完整性检验	40
6.2.1	显微剖切检验	41
6.2.2	基材分层、裂缝和空洞的超声波检验	41
6.2.3	介质厚度的检验	41
6.2.4	树脂塞孔的检验	41
6.2.5	内层重合度的检验	41
6.2.6	基材分层、裂缝和空洞的显微剖切检验	42
6.2.7	树脂凹缩的检验	42
6.2.8	铜镀涂层厚度的检验	42
6.2.9	导电图形厚度的检验	42
6.2.10	镍、钯镀涂层中磷含量的检验	42
6.2.11	镍腐蚀的检验	42
6.2.12	内层环宽的检验	42
6.2.13	连接盘起翘的检验（热应力或温度冲击试验后）	42
6.2.14	镀覆孔、微导通孔的检验	42
6.2.15	包覆铜镀层的检验	43
6.2.16	盖覆铜镀层的检验	43
6.2.17	金属裂缝的检验	43
6.2.18	孔和镀层的其它缺陷的检验	43
6.3	化学性能的检验	43
6.3.1	清洁度的检验	43
6.3.2	铜镀层特性的检验	43
6.3.3	耐溶剂性的检验	43
6.3.4	抗盐雾腐蚀的检验	43
6.3.5	孔隙率的检验	43
6.4	物理性能的检验	44
6.4.1	标记附着力的检验	44
6.4.2	金属镀涂层附着力的检验	44
6.4.3	阻焊物理性能的检验	44
6.4.4	弓曲和扭曲的检验	44

6.4.5	可焊性的检验	45
6.4.6	表面剥离强度的检验	45
6.4.7	金属丝键合强度的检验	45
6.4.8	焊球结合强度的检验	45
6.5	电气性能的检验	46
6.5.1	连通性的检验	46
6.5.2	非连通性的检验	46
6.5.3	特性阻抗的检验	46
6.5.4	插入损耗的检验(频域法)	46
6.5.5	介质耐压的检验	46
6.5.6	其它电气和/或微波/射频性能的检验	47
6.6	环境性能的检验	47
6.6.1	可靠性测试前的预处理	47
6.6.2	热应力测试	47
6.6.3	温度冲击测试	47
6.6.4	非偏置高加速温湿测试	47
6.6.5	高加速温湿测试	48
6.6.6	压力锅测试	48
6.6.7	高温存储测试	48
6.6.8	耐离子迁移测试	48
6.6.9	耐无铅再流测试	48
6.6.10	耐热油测试	48
7	质量保证规定	48
7.1	检验分类	48
7.2	检验条件	49
7.3	鉴定检验	49
7.3.1	通则	49
7.3.2	检验项目	49
7.3.3	检验顺序	50
7.3.4	试样	50
7.3.5	鉴定判据	50
7.3.6	扩展鉴定	50
7.3.7	鉴定合格资格保持	50
7.4	质量一致性检验	51
7.4.1	逐批检验	51
7.4.2	周期检验	52
8	标识	54
9	包装	54
9.1	内包装	54
9.2	外包装	54
10	运输	54
11	贮存	54
11.1	贮存期限和生产商保存期限	54
11.2	超期贮存后的使用	55

12 说明事项.....	55
12.1 分类.....	55
12.2 优先顺序.....	55
12.3 采购文件中应明确的内容.....	55
12.3.1 采购文件应规定下列内容.....	55
12.3.2 附加的采购文件内容.....	56

刚性有机封装基板通用规范

1 范围

本文件规定了刚性有机封装基板（以下简称封装基板）产品的要求、检验方法、质量保证、标识、包装、运输和贮存等。

本文件适用于刚性单、双面和多层有机封装基板。

2 规范性引用文件

下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文件，仅该日期对应的版本适用于本文件；不注日期的引用文件，其最新版本（包括所有的修改单）适用于本文件。

- | | |
|-------------------|--|
| GB/T 2036 | 印制电路术语和定义 |
| GB/T 2423.4-2008 | 电工电子产品环境试验-第2部分：试验方法 试验Db: 交变湿热（12h+12h循环） |
| GB/T 2423.17-2008 | 电工电子产品环境试验-第2部分：试验方法 试验Ka: 盐雾 |
| GB/T 2423.22-2012 | 电工电子产品环境试验规程：温度变化试验法 |
| GB/T 2828.1-2012 | 计数抽样检验程序 第1部分：按接收质量限(AQL)检索的逐批检验抽样计划 |
| GB/T 3431 | 锡铅钎料 |
| GB/T 4677-2002 | 印制板测试方法 |
| GB/T 4721 | 印制电路用刚性覆铜箔层压板通用规则 |
| GB/T 4722-2017 | 印制电路用刚性覆铜箔层压板试验方法 |
| GB/T 4937.4-2012 | 半导体器件 机械和气候试验方法 第4部分：强加速稳态湿热试验（HAST） |
| GB/T 4937.22-2018 | 半导体器件 机械和气候试验方法 第22部分：键合强度 |
| GB/T 4937.30-2018 | 半导体器件 机械和气候试验方法 第30部分：非密封表面安装器件在可靠性试验前的预处理 |
| GB/T 6040-2019 | 红外光谱分析方法通则 |
| GB/T 6461-2002 | 金属基体上金属和其他无机覆盖层经腐蚀试验后的试样和试件的评级 |
| GB/T 6739-2022 | 色漆和清漆 铅笔法测定漆膜硬度 |
| GB/T 16594-2008 | 微米级长度的扫描电镜测量方法通则 |
| GB/T 16921-2005 | 金属覆盖层 覆盖层厚度测量 X射线光谱方法 |
| GB/T 17720-1999 | 金属覆盖层 孔隙率试验评述 |
| GB/T 17359-2012 | 微束分析能谱法定量分析 |
| GB/T 19351-2003 | 金属覆盖层 金属基体上金覆盖层孔隙率的测定 硝酸蒸汽试验 |
| GB/T 20422 | 无铅钎料 |
| GB/T 23912-2009 | 无损检测 液浸式超声纵波脉冲反射检测方法 |
| GB/T 26572 | 电子电气产品中限用物质的限量要求 |
| GB/T 29505-2013 | 硅片平坦表面的表面粗糙度测量方法 |
| GB/T 29847-2013 | 印制板用铜箔试验方法 |
| GB/T 30693-2014 | 塑料薄膜与水接触角的测量 |
| GB/T 31471 | 印制电路用金属箔通用规范 |

GB/T 33015	多层印制板用粘结片通用规则
GB/T 34018-2017	无损检测 超声显微检测方法
SJ/T 10309	印制板用阻焊剂
SJ/T 10668	电子组装技术术语
SJ/T 11551	高密度互连印制电路用涂树脂铜箔

3 术语和定义

GB/T 2036和SJ/T 10668界定的以及下列术语和定义适用于本文件。

3.1

封装基板 IC package substrate

可为裸芯片、无源元件等元器件提供电气连接、保护、支撑、散热等功能的电路板。

封装基板 IC package substrate [来源：电子组装技术术语]

安装并互连有裸芯片的印制板，其可以进一步被装焊到成品板上并形成模块或器件。

集成电路封装基板 IC package carrier; IC package substrate [来源：CPCA1001]

用于集成电路(integrated circuit, 简称IC)芯片封装中承载芯片的印制板。

封装基板 package substrate [来源：LSI—封装—印制板共通设计结构]

携带大规模集成电路和用LSI连接焊锡球的印制板。

3.2

键合手指 bonding finger

在封装基板顶层需要镀金的导线，主要用于贴装过程中使用金属线与芯片连接，起到导通芯片与基板的作用。

[来源：LSI—封装—印制板共通设计结构]

LSI封装表面的金属电极，是键合线连接到LSI封装上的路由模式。

3.3

单体 unit

最基本的单颗封装基板产品，若重复某一固定数，即形成条。

3.4

条 strip

由单体按照一定规律排布所形成的形状区域。

3.5

定位孔 Pilot hole

用于将封装基板放置于模具中定位用的圆孔。

3.6

键合区 wire bonding area

用于金属线键合的区域。

3.7

粘晶区 die attach area

用于粘贴裸晶片的区域。

3.8

NSMD 焊盘 Non-Solder Mask Define Pad

通过铜层定义的焊盘，焊盘对应的铜面均无阻焊覆盖（引出走线部分除外）。

3.9

SMD 焊盘 Solder Mask Define Pad

通过阻焊定义形成的焊盘，其焊盘周边部分铜面被阻焊覆盖。

3.10

预置锡 Solder on Pad

通过印刷锡膏或植球的方式在焊盘上形成锡球。封装基板上用于预置锡球的焊盘则称为预置锡焊盘。

4 应用等级

为了反映逐步增加的复杂程度、功能方面的性能要求以及检验测试频度，符合本文件的产品分为1级、2级和3级三个应用等级。对某一具体特性使用某一级别的要求，并不意味着所有的其它特性也必须使用同一级别的要求。订购方有责任在其合同或采购文件中规定每种产品的应用等级要求，并且当需要时应指出特定参数的例外要求。具体等级如下：

- a) 1级对应于一般电子产品，其对外观要求较低，而主要要求封装基板有完整的功能，包括消费类产品、某些计算机及其外部设备；
- b) 2级对应于耐用电子产品，具有高性能、较长使用寿命以及不间断工作的非关键性设备，包括通讯设备、复杂的商用机器、仪器，允许封装基板有某些影响美观的缺陷；
- c) 3级对应于高可靠性电子产品，可持续工作于严酷环境的、不能停机的或用于生命维持系统的、可以随时工作的关键性设备，对加工封装基板使用的材料、工艺、检验和试验都有更高的要求。

如果上述应用等级不能满足顾客对于产品和商业上的要求，订购方应与承制方共同协商生产该种封装基板的相关事宜，并应在封装基板采购文件中规定该种封装基板的质量一致性检验要求。

5 要求

5.1 一般要求

封装基板的一般要求如下：

- a) 封装基板承制方应使用能生产符合本文件要求产品的生产设备、检验设备和检验程序；
- b) 封装基板应符合本文件的要求，并与相关布设总图的设计、结构和材料的要求相一致；
- c) 封装基板产品的性能可通过检验成品封装基板、附连测试板或质量一致性测试图形来验证。

5.2 设计

5.2.1 一般要求

封装基板的设计应符合布设总图的要求。

封装基板附连测试板的设计和布局应能反映封装基板上最复杂工艺的情况。

5.2.2 特性阻抗附连测试板

除另有规定外，特性阻抗附连测试板的设计应符合布设总图的要求。布设总图中没有要求时，特性阻抗附连测试板的设计应满足以下要求：

- a) 阻抗附连测试板优先添加在在制板内部的条之间或者单元板内条的边上；
- b) 阻抗附连测试板设计须覆盖所有有特性阻抗控制要求的层和所有有特性阻抗控制要求的线。

5.2.3 插入损耗附连测试板

除另有规定外，插入损耗附连测试板的设计应符合布设总图的要求。

5.2.4 温度冲击、温度循环用附连测试板

除另有规定外，温度冲击、温度循环用附连测试板的测试孔链中的孔按产品最小孔径设计，同一网络孔数量要求180~240个。

5.2.5 非偏置高加速温湿测试、高加速温湿测试用附连测试板

除另有规定外，非偏置高加速温湿测试和高加速温湿测试附连测试板用图形设计应满足以下要求：

- a) 样本位置选择成品板同层或不同层相邻的平行导线；
- b) 附连测试板优选梳状图形设计；
- c) 梳状图形的导体宽度和间距应按产品中最小的导体宽度和间距设计。

5.2.6 离子迁移附连测试板

除另有规定外，离子迁移附连测试板的设计应符合布设总图的要求，或由供需双方商定，附连测试板中的孔按产品中的最小孔径设计，孔壁间距应不大于产品中的最小孔壁间距。

5.3 材料

5.3.1 一般要求

除另有规定外，应使用能符合本文件性能要求的材料。任何材料的验收和认证，不得视为替代成品封装基板的验收依据。

除另有规定外，封装基板用材料的有毒有害物质含量应满足GB/T 26572的要求。

在满足封装基板性能要求的条件下，应最大程度采用可重复利用、可回收或环保型材料，以有助于清洁生产和降低整个产品生命周期的成本。

5.3.2 层压板及多层封装基板用粘结材料

除另有规定外，封装基板用刚性覆铜箔层压板、刚性未覆铜箔层压板、覆树脂铜箔、粘结材料（粘结片、积层绝缘胶膜等）应符合采购文件的规定，层压板应符合GB/T 4721的要求，粘结片应符合GB/T 33015的要求，覆树脂铜箔应符合SJ/T 11551的要求。对于未包括在GB/T 4721中的板材性能或未包括在GB/T 33015中的粘结片性能或SJ/T 11551中的覆树脂铜箔性能，其要求应由供需双方商定。采购文件应该规定适用的介质、导体、绝缘特性、覆金属箔类型及覆金属箔厚度（重量）等规格。当有其他要求时，则应在采购文件中对这些要求作出明确规定。埋入式无源元件材料应该符合采购文件中对介质、导电、电阻以及绝缘等性能的要求。

5.3.3 铜箔

铜箔应符合GB/T 31471的规定，对于未包括在GB/T 31471中的铜箔，其要求应由供需双方商定。若对于封装基板的功能有重要影响，则铜箔类型、铜箔等级、铜箔厚度、粘接增强处理及铜箔轮廓等应在布设总图中加以规定。除另有规定外，载体铜箔、覆树脂铜箔、电阻型金属箔应符合适用规范的要求。

5.3.4 阻焊剂

当布设总图或采购文件中规定使用阻焊剂时，阻焊剂应符合布设总图或采购文件的要求。无明确要求时应按产品的应用等级选用符合SJ/T 10309中对应等级的阻焊剂，对于未包括在SJ/T 10309中的阻焊剂，其要求应由供需双方商定。

阻焊剂应能耐受在后期制造过程中的助焊剂、焊剂、清洁溶剂、粘接、无铅再流焊、清洗过程和涂覆过程的处理，以及与塑封材料的兼容等。

5.3.5 塞孔绝缘材料

除另有规定外，用于封装基板导通孔填充的塞孔绝缘材料应当符合本文件的规定。

5.3.6 镀涂层材料

除另有规定外，用于封装基板的镀涂层材料应满足布设总图或采购文件的要求。

5.3.7 预置锡

除另有规定外，用于封装基板的预置锡材料应满足GB/T 3431或GB/T 20422的要求，对于未包括在GB/T 3431或GB/T 20422的预置锡材料，其要求应由供需双方商定。

5.3.8 埋入式无源元件的材料

埋入式无源元件的材料指在封装基板内部增加的电容、电阻等，并且可以和传统芯板一起生产封装基板材料。其中包括覆铜板层压埋电容材料、电阻性金属铜箔等。除另有规定外，埋入式无源元件材料应当符合相应规范的要求。

5.4 外观和尺寸

5.4.1 区域定义

- 1) 键合区：将键合连接盘长度方向分为6等分，中间4个区域为键合重要区；两种常见键合连接盘区域划分如下图，重要区 $A=4/6L$ ，非重要区 $B=1/6L$ ，如图1所示；




图1 键合连接盘区域定义示意图

- 2) 倒装线路区：凸点接触区域，包含倒装焊盘上凸点（BOP）和倒装线路上凸点（BOT、BOL），如图2所示；
- 3) 上锡区：预制锡封装基板正面的覆锡区域，用于与芯片凸点接触；
- 4) 正面其他焊盘：单体内部的表面贴装焊盘、装片基岛、散热金属条；
- 5) 正面对位点：单体外的十字、T字、圆形、方形对位点；
- 6) 正面阻焊区：包括正面阻焊芯片区域（键合连接盘包围的中间阻焊区域）、正面阻焊其它区域（单颗矩阵内非芯片区域阻焊）；
- 7) 正面边轨阻焊区：单颗矩阵外围阻焊区域；
- 8) 背面焊盘区：包括触点阵列封装类（触点阵列封装的封装基板背面单颗内焊盘）、球栅阵列封装类（球栅阵列封装的封装基板背面单颗内焊盘），如图3所示；
- 9) 背面对位点：包括十字形、T字形、圆形、方形对位点；
- 10) 背面静电释放（ESD）金属区：封装基板背面板边作为静电释放（ESD）防护的金属条；
- 11) 背面阻焊区：单颗矩阵内阻焊区域；

- 12) 背面边轨阻焊区：单颗矩阵外（边轨区）阻焊区域；
- 13) 注胶口：封装基板边缘作为注胶口的大块金属露出区域；
- 14) 塑封模腔压触区：板边 3.5mm 塑封模腔压触区如下图 4 所示。

区域划分如下图所示（示意图仅用于区域定义的理解，不限于图中所示类型）：




图 2 区域划分示意图（正面）




图 3 区域划分示意图（背面）




图 4 板边 3.5mm 塑封模腔压触区示意图

5.4.2 基材

5.4.2.1 基材边缘

除另有规定外，成品封装基板基材边缘（包括封装基板外边缘，内铣切部分的边缘）应切割整洁，非金属毛刺、碎屑、分层、晕圈、缺口、裂纹和其它缺陷应使边缘到最近导体距离的减小不大于布设总图规定的50%或缺陷应不大于1.0mm，两者取小值；金属毛刺的长度应不大于边缘导体间距的50%或不大于0.20mm，两者取小值；且不存在脱落或影响安装和功能（未影响到对位点、注胶口、定位孔等），则可以接受。

非镀覆孔的孔边缘损伤（碎屑、裂纹、分层、晕圈、缺口和其他缺陷）应不影响孔径和位置公差，沿半径方向的长度应小于孔边到导体边缘间距的一半，且未伤及孔环外图形和阻焊，损伤长度/角度小于90° 圆周。

5.4.2.2 表面缺陷

5.4.2.2.1 一般要求

局部（含不合格单体）出现基材破损或穿孔不可接收。局部出现因树脂团聚导致的介质层黑线可以接收，因粗糙度导致的色差可以接收。局部出现表面缺陷（如起泡、毛刺、切口、压痕、露纤维、外来夹杂物、凿槽、缺口、凹坑、树脂烧焦区、缺胶区、划痕、加工痕迹、变色、或其它有损基材性能的可见缺陷）满足下列要求时，则可以接收：

- a) 缺陷未使导电图形之间跨接；
- b) 缺陷未使导电图形之间的间距小于规定的最小间距要求；
- c) 基材增强材料（织物或非织物）未切断、变形及露纤维；
- d) 离导电图形间距不小于 1.0mm 的区域允许有不影响使用的缺陷。

5.4.2.2.2 露纤维或纤维断裂

封装基板表面增强材料露纤维或纤维断裂不应使导电图形之间跨接，并且不应使导电图形之间的间距小于规定的最小间距要求。除另有规定外，由于机械操作造成的露织物或显布纹满足上述要求可以接收。3级用封装基板不允许任何露织物、纤维断裂和显布纹。

5.4.2.2.3 表面凹坑和空洞

封装基板表面不允许有空洞。除另有规定外，封装基板表面凹坑满足下列要求，则可以接收：

- a) 最大深度不超过 2 μm ；
- b) 未使导电图形之间跨接；
- c) 不影响基材性能。

5.4.2.3 表面下缺陷

5.4.2.3.1 一般要求

起泡、气泡、空洞、凹坑、晕圈、色差、裂纹、皱褶和分层不可接收。

5.4.2.3.2 外来夹杂物

封装基板不允许有外来夹杂物。

5.4.2.3.3 斑点

封装基板不允许有斑点。

5.4.2.3.4 白斑和裂纹

封装基板不允许有白斑和裂纹。

5.4.3 标记

5.4.3.1 一般要求

除另有规定外，封装基板、质量符合性测试电路（相对于单个附连测试板而言）均应当作标记，以保证封装基板、质量符合性测试电路之间和制造历史的可追溯性，并可识别供应商（商标等）。标记的制作应当采用与生产导电图形相同的工艺，或使用激光标记装置等，在用于标记的金属区域或阻焊区域上作出标记。蚀刻标记应当视为电路的电气元件，且不应降低电气间距的要求。

所有标记均应符合相关文件的要求。所有标记均应与材料及部件相兼容，在所有测试中均易辨认，且在任何情况下均不影响封装基板的性能。除蚀刻标记外，允许使用条形码或二维码标记等。使用日期代码时，其格式应当由供应商决定，以建立对生产操作完成日期的可追溯性。

5.4.3.2 蚀刻标记

5.4.3.2.1 一般要求

除另有规定外，蚀刻标记符合下列要求，则可以接收：

- a) 标记清晰可辨；
- b) 标记尺寸不小于最小电气间隙的要求；
- c) 无论何种原因引起的标记过腐蚀、轻微且不规则等是可接受的。

5.4.3.2.2 蚀刻对位标记

除另有规定外，蚀刻对位标记的要求如下：

- a) 圆形标记的盘中及边缘的缺损、外来物、异色、变形等影响光学辨识的，整条不可接收；
- b) T 字标记的边缘缺损或突出影响光学轮廓辨识的，单体不可接收，临近单体做不合格标记；
- c) 十字标记：当单体尺寸在 20mm×20mm 以下，整条对位时，十字标记不做要求；单体对位时，边缘缺损或突出影响光学轮廓辨识的，单体不可接收，临近单体做不合格标记；
- d) 十字标记：单体尺寸在 20mm×20mm 和以上，单体对位时，边缘缺损或突出影响光学轮廓辨识，单体不可接收，临近单体做不合格标记。

5.4.3.3 激光标记

除另有规定外，封装基板生产过程中产生的报废单体应做激光标记，标记的要求如下：

- a) 激光加工的阻焊条形码、二维码标记可以准确读取；
- b) 标记出现被涂污或模糊，但仍可辨认或准确读取；
- c) 按采购文件或布设总图的要求，激光标记的方式可以是不打穿阻焊的不露铜方式，或打穿阻焊露铜的方式，或打穿阻焊后铜面镀覆镍金的方式，或金面激光打黑的方式等；
- d) 所有方式的激光标记都应颜色一致，标记边缘应平整、规则，标记区域和周围区域的颜色对比度应满足二维码可以准确读取的要求；
- e) 激光标记的面次（正面、背面）、位置（如单体中间、边缘等）、形状（如方形、圆形、X 形等）、尺寸（长、宽、直径等）、条的唯一识别编码等应符合采购文件或布设总图的要求，或供需双方的商定。

5.4.4 导电图形

5.4.4.1 导电图形与基材粘结及连接盘起翘

交收态下，导电图形或连接盘与基材之间不应出现任何剥离和起翘。

5.4.4.2 导电图形的镀涂层

5.4.4.2.1 覆盖性

除另有规定外，导电图形表面镀涂层应符合下列要求及表1要求：

- a) 应完全覆盖导电图形的基底金属层；
- b) 导电图形的垂直边缘允许不完全被镀涂层覆盖；
- c) 导电图形表面应无镀涂层的起翘或分离；

- d) 导电图形表面的焊料或镀层应无晶须；
- e) 使用阻焊剂覆盖导电图形时，允许表面镀层或涂层与阻焊交界区暴露不大于 0.20 mm 的基底金属，但不允许露铜。
- f) 采用有机可焊性保护膜处理时，焊盘及孔内有机可焊性保护膜膜层应光泽均匀，无污染和氧化等现象。

表 1 导电图形镀涂层覆盖性

区域	要求
键合区、倒装线路区	10倍显微镜可见则不可接收；仲裁：露镍、露铜、露基材不能在关键区，且直径不得大于键合连接盘或倒装线路宽度的10%。
上锡区	焊盘未上锡则不可接收，上锡不完整或锡偏移导致露底材不可接收；锡球表面外物沾污不可接收，锡球周围阻焊区域焊锡或助焊剂残留不可接收。
正面其它焊盘区、背面焊盘区	10倍显微镜可见则不可接收；仲裁：露镍、露铜、露基材直径不得大于焊盘宽度或直径的10%。

5.4.4.2.2 导电图形镀涂层的划伤

除另有规定外，导电图形表面镀涂层划伤应符合表2要求：

表 2 导电图形镀涂层的划伤

区域	要求 ^{a、b}
键合区	10倍放大镜下，不露镍/铜/底材可接收；仲裁采用30倍放大镜；磨刷痕不可接收。
倒装线路区	1) 线路弯曲或受损，不可接收； 2) 测试导致的规则针痕，可以接收； 3) 有机可焊性保护膜膜刮伤或擦伤未导致露铜，可接收。
上锡区	超出10%面积，不可接收。
正面其它焊盘、背面焊盘	1) 10倍放大镜下，划伤露底材，不可接收； 2) 10倍放大镜下，划伤未造成露镍或铜，长宽不限，可接收； 3) 10倍放大镜下，划伤未造成露镍或铜，可接收。
背面静电释放（ESD）金属区	板边及塑封区间3.5mm区域（塑封模腔压触区）不得有贯穿性划伤或凹陷；
板边连接器连接盘	白光下30cm目视不露镍/铜/底材可接收（所有区域磨刷痕平行于手指方向长度不限，可接收；垂直于手指方向，不可接收）。
注胶口	1) 板边及塑封区间3.5mm区域（塑封模腔压触区）有贯穿性划伤或凹陷，不可接收； 2) 磨刷痕不可接收。
^a 外部硬物质机械力（刮、擦、划）所造成的产品表面有深度划痕，特点为目测明显，手指甲触摸有凹凸感，伤及材料本体； ^b 所有金属区域，测试导致的规则针痕深度按照对应焊盘区域高度差的要求，且未露底材可以接收。	

5.4.4.2.3 变色和污染

除另有规定外，导电图形镀涂层的变色或污染应满足表3的要求：

表 3 导电图形镀涂层的变色或污染

区域	要求 ^{a、b}
键合区	不可接收（所有因原电池效应造成的镀层粗糙度色差除外）。
倒装线路区、正面其它焊盘区、背面焊盘区	变色或污染面积不得超过10%。
上锡区	表面与正常颜色不一致不可接收(所有因粗糙度导致的色差可以接收)。
所有有机可焊性保护膜焊盘区域	由于原电池效应导致的OSP膜焊盘颜色不均，可以接收；OSP膜发蓝、发黑或发紫不可接收，均匀发黄或发红可以接收；OSP膜因再流焊受热导致有机可焊性保护膜局部透光差异可以接收。
^a 非脏物、非氧化、非污染引起的镀层金面发白、色差、镀层水印等，确认镀层(含铜层)厚度合格、键合拉力、可焊性合格后，可以接收； ^b 所有区域，争议时以限样（实物、照片）仲裁。	

5.4.4.2.4 镀覆孔的镀涂层

除另有规定外，封装基板不允许有镀涂层空洞。

5.4.4.3 导电图形缺陷

5.4.4.3.1 一般要求

导电图形应无断裂、裂缝或撕裂。倒装焊盘区、正面其它焊盘区、背面焊盘区的裂痕或崩缺在10倍显微镜可见则不可接收。除另有规定外，对于2、3级用封装基板，导电图形上的任何缺陷或缺陷组合（如边缘粗糙、缺口、针孔、切口或露基材的划痕）使导体宽度的减少，不应大于30%，对于1级用封装基板，不应大于50%。

5.4.4.3.2 划痕

除另有规定外，划痕未使绝缘基材暴露，则允许接地层或电源层的划痕为任意长度和宽度。如果非关键导电图形上的划痕深度不超过导电图形总厚度的20%，则允许划痕为任意长度。

5.4.4.3.3 压痕或凹陷

除另有规定外，允许接地层上的压痕为任意长度和宽度，其他区域的压痕或凹陷应满足表4要求。

表4 导电图形上的压痕或凹陷

区域	要求 ^{a, b}
键合区	10倍放大镜可见不可接收；仲裁：压痕或凹陷不在关键区，且直径不大于键合连接盘或倒装线路宽度的10%，可接收。
倒装线路区	压痕或凹陷直径不大于焊盘直径或长度的10%，可接收。
正面其它焊盘	压痕或凹陷面积不大于焊盘面积的10%，可接收。
背面焊盘	压痕或凹陷面积不大于焊盘面积的10%，可接收。
^a 所有区域，电镀填孔造成的凹陷不计算面积百分比。	
^b 所有区域，磨刷研磨导致的局部凹陷痕迹不计算面积百分比，但须满足可焊性和键合要求。	

5.4.4.3.4 凸起

除另有规定外，导电图形的凸起应满足表5要求：

表5 导电图形的凸起

区域	要求 ^{a, b}
键合区	10倍放大镜可见不可接收；仲裁：凸起不能在关键区，凸起直径不得大于20 μ m，高度不大于3 μ m，可接收。
倒装线路区、正面其它焊盘区、背面焊盘区	凸起直径不大于30 μ m，凸起高度不大于5 μ m，凸起面积不大于焊盘面积的10%，可接收。
板边及塑封区间3.5mm区域（塑封模腔压触区）	不大于20 μ m的凸起或直径/长度不大于0.2mm的凸起，可接收。
^a 所有区域，电镀填孔造成的凸起不计算面积百分比。	
^b 所有金属区域，磨刷研磨导致的局部凸起痕迹不计算面积百分比，但须满足可焊性和键合要求。	

5.4.4.3.5 针孔或缺口

除另有规定外，针孔或缺口应满足表6要求：

表6 导电图形的针孔或缺口

区域	要求
键合区	键合焊盘关键区针孔或缺口，不可接收；非关键区针孔或缺口的宽度应 \leq 10%键合焊盘宽

区域	要求
	度, 长度应<50%键合焊盘宽度, 可接收。
倒装线路区、正面其它焊盘区和背面焊盘区	焊盘关键区针孔或缺口, 不可接收; 非关键区针孔或缺口应≤10%焊盘直径, 可接收。 线路上针孔或缺口满足: 宽度<1/3线宽, 长度<线宽, 可以接收。
正面或背面的网格图形	在单体内针孔或缺口≤1mm, 可以接收; 在单体外针孔或缺口≤5mm, 可以接收。
注胶口	在单体内允许针孔或缺口≤20%注胶口宽度, 可以接收; 在单体外针孔或缺口≤1mm, 可以接收。
对位点	针孔或缺口位于非中心处, 且≤20%对位点直径或宽度, 则可接收。

5.4.4.3.6 残留金属

除另有规定外, 孤立的金属残留或蚀刻不净的残铜, 只要满足下列要求, 则可以接收:

- a) 键合区: 残留金属的宽度小于键合连接盘间距的 30%;
- b) 正面或背面焊盘区: 开大窗焊盘: 残留金属的宽度≤30%焊盘与阻焊间距; 开小窗焊盘: ≤30%主体间距;
- c) 正面或背面线路: 残留金属的宽度≤30%线路间距, 长度<线宽;
- d) 切割道附近区域的残留金属不可接收。

去除残留金属后, 只要满足下列要求, 则可以接收:

- e) 表面破坏导致介质材料厚度的减小不超过 10%;
- f) 增强材料未裸露。

5.4.5 导体宽度和间距

5.4.5.1 导体宽度

除另有规定外, 经基铜或在基铜上电镀铜形成的导电图形应无断裂、裂缝或撕裂, 任何缺陷如边缘粗糙、缺口、针孔、切口或露基材的划痕等使导体图形宽度的减少, 应满足以下要求和表7要求:

- a) 焊盘、键合连接盘尺寸测量以焊盘顶部为准;
- b) 导线尺寸测量以导线底部为准, 线顶部线宽不得低于底部线宽的 60%;
- c) 对 1 级和 2 级用封装基板, 导线的圆弧度 (如图 5 所示) 应不大于 25%, 对 3 级用封装基板, 应不大于 20%; 圆弧度的计算如公式 (1) 所示;
- d) 对于矩形焊盘, 其长、宽方向公差按同一标准控制;
- e) 焊盘、导线、基准点两边缺陷合并后使宽度的变化应不超过表 7 的要求。

$$\text{圆弧度} = \frac{B}{A+B} \times 100\% \dots\dots\dots (1)$$

式中: B 为导线截面圆弧的高度;

A 为导线截面除去圆弧部分的高度




图 5 导线的圆弧度

表 7 导体宽度与尺寸公差要求

导体图形类型	焊盘或导体宽度	公差要求（与设计值比）
NSMD焊盘	焊盘边长或球栅阵列封装焊盘直径	±20%
SMD焊盘	焊盘边长或直径	±20%
基准点	基准点边长或直径	±20%
导线（减成法（Tenting）工艺）	$W \leq 25 \mu\text{m}$	±30%
	$25 \mu\text{m} < W \leq 30 \mu\text{m}$	±25%
	$30 \mu\text{m} < W \leq 50 \mu\text{m}$	±20%
	$50 \mu\text{m} < W \leq 80 \mu\text{m}$	±15%
	$80 \mu\text{m} < W$	±10%
导线（改良型半加成法（mSAP）工艺）	$W \leq 15 \mu\text{m}$	±25%
	$15 \mu\text{m} < W \leq 20 \mu\text{m}$	±20%
	$20 \mu\text{m} < W \leq 30 \mu\text{m}$	±15%
	$30 \mu\text{m} < W$	±10%
导线（ETS工艺）	$W \leq 15 \mu\text{m}$	±20%
导线（SAP工艺）	$W \leq 15 \mu\text{m}$	±20%

5.4.5.2 导体间距

除另有规定外，对于3级用封装基板，导电图形之间的孤立突出、相对突出、相邻突出使导体间距的减小应不超过规定间距的30%，对于1、2级用封装基板应不超过规定间距的50%。必要时，采购文件应定义关键导体的间距和公差。

5.4.5.3 连接盘

5.4.5.3.1 外层环宽

外层环宽应符合规定的要求。除另有规定外，允许孔边与焊盘边缘相切，不允许破坏，1型和2型封装基板孔中心与焊盘中心的偏移应不大于 $20\mu\text{m}$ ，3型和4型封装基板孔中心与焊盘中心的偏移应不大于 $35\mu\text{m}$ 。

5.4.5.3.2 矩形表面安装连接盘

沿连接盘外部边缘的缺陷（如缺口、压痕及针孔等）应不超过连接盘的长或宽的20%，面积不可超过10%。连接盘上的缺陷应不超过连接盘的长或宽的10%，面积不可超过10%。连接盘内允许出现因测试而产生的探针压痕，其应不影响使用且满足最终镀涂层的要求。

5.4.5.3.3 圆形表面安装连接盘

沿连接盘外部边缘的缺陷（如缺口、压痕及针孔等）应不超过连接盘直径的5%，连接盘周长的10%，连接盘上的关键区缺陷面积应不超过10%，即连接盘直径90%以内的区域。连接盘关键区内出现因测试而产生的探针压痕应在10倍显微镜下不可见，其不影响使用且满足最终镀涂层的要求。

5.4.5.3.4 金属丝键合连接盘

金属丝键合连接盘的镀涂层厚度应符合表1的规定。金属丝键合连接盘的表面粗糙度应控制在 $0.1\mu\text{m}$ - $0.4\mu\text{m}$ 之间，金属丝键合盘的重要区域应符合图4的规定。重要区内应无超过表面粗糙度要求的麻点、结瘤、划痕或其它缺陷。连接盘重要区内出现因测试而产生的探针压痕应在25倍显微镜下不可见，其不影响使用且满足最终镀涂层的要求。

5.4.5.3.5 板边连接器连接盘

板边连接器连接盘的镀涂层厚度应符合表1的规定。接触片末端边缘应平滑，无毛刺、镀层起翘、接触片与基材分离、疏松的增强纤维突出。接触片末端的引线蚀刻区露铜是可接收的。连接盘上不应

有露底层镍或露铜的切口或划痕、不应有凸起于表面的结瘤或金属。该区域每个连接盘上麻点、针孔、压痕或凹坑缺陷应目视不可见；仲裁时应采用40倍放大镜测量，应不大于100 μ m。

5.4.6 阻焊膜

5.4.6.1 覆盖性

阻焊膜不应出现粉化、裂纹、脱落、跳印、发粘、膨胀或褶皱等缺陷，10倍显微镜可见露铜或露铜处上金不可接收。除另有规定外，阻焊膜覆盖缺陷（例如起泡、跳印和空洞）若满足下列要求，则可以接收：

- a) 阻焊膜缺陷不应使两相邻导电图形裸露；在包含平行导线的区域，阻焊膜应完全覆盖任何相邻的两条绝缘导线，除非其中一条导线是测试点或为了后续操作有意不覆盖阻焊膜的区域；
- b) 阻焊膜应完全覆盖要求用阻焊剂掩盖或填充的导通孔；
- c) 非电路区的阻焊麻点或空洞应无超过 4.5.2.2 规定的起泡或起翘；
- d) 阻焊膜与封装基板基材以及导电图形边缘不允许有可见的吸管状阻焊浮空；
- e) 阻焊凹陷或凸起直径不大于 0.2mm；
- f) 定位孔阻焊的裂痕或崩缺不影响孔径和位置公差；边轨区阻焊裂痕或崩缺（从板边到板内方向）不大于 1mm；
- g) 正面或背面阻焊区露基材直径不大于 0.05mm 或不大于相邻线路或焊盘间距 50%；
- h) 所有阻焊区，因假性漏铜造成的异色可以接收；仲裁方式：1) 40 倍观察快速确认，有阻焊膜（选取假性漏铜最严重位置的切片确认，阻焊厚度不小于 4 μ m 则可接收；2) 经浸锡试验，未出现沾锡则可接收。

5.4.6.2 划伤

阻焊膜被外部硬物质机械力（刮、擦、划）作用下所造成的阻焊表面有深度划痕，目测明显，手指甲触摸有凹凸感，伤及材料本体。除另有规定外，阻焊膜的划伤满足下列要求，则可以接收：

- a) 正面和背面阻焊区：10 倍显微镜下未见露铜或露基材；
- b) 正面和背面边轨阻焊区：板边及塑封区间 3.5mm 区域（塑封模腔压触区）没有贯穿性划伤。

5.4.6.3 重合度

5.4.6.3.1 一般要求

除另有规定外，阻焊重合度应满足以下要求：

- a) 阻焊偏移导致覆盖任何标记不可接收；
- b) 阻焊偏移导致覆盖任何测试点、键合连接盘、板边连接器连接盘、非镀覆孔连接盘等导电图形不可接收；
- c) 阻焊偏移导致被阻焊覆盖的导电图形金属露出不可接收。

5.4.6.3.2 镀覆孔和导通孔

除另有规定外，镀覆孔和导通孔的阻焊重合度应符合下列要求，如图6所示：

- a) 阻焊图形与镀覆孔连接盘的错位不应使外层环宽的减小低于规定的最小环宽要求；
- b) 允许阻焊膜进入不进行焊接的镀覆孔或导通孔内。




图 6 镀覆孔和导通孔的阻焊图形重合度

5.4.6.3.3 无镀覆孔的表面安装连接盘

除另有规定外，无镀覆孔的表面安装连接盘不允许阻焊膜侵入连接盘的任一边。

5.4.6.3.4 圆形表面安装连接盘

除另有规定外，圆形表面安装连接盘的阻焊重合度应符合下列要求：

- 阻焊膜限定的连接盘，阻焊偏移不应破出焊盘，如图 7 所示；
- 铜箔限定的连接盘，阻焊偏移不应侵入连接盘，如图 8 所示；阻焊开窗的圆心距离焊盘圆心的长度对 1 级用封装基板应不大于 $50\mu\text{m}$ ，对 2 级用封装基板应不大于 $30\mu\text{m}$ ，对 3 级用封装基板应不大于 $12.5\mu\text{m}$ ，且阻焊膜不应侵入连接盘；
- 除另有规定外，阻焊坝应覆盖在连接盘与导通孔连接的导线上，如图 9 所示。




图 7 阻焊膜限定的连接盘




图 8 铜箔限定的连接盘




图 9 阻焊坝

5.4.6.3.5 组装测试用的板边触点和测试点

除另有规定外，供组装测试用的板边触点和测试点应无阻焊膜。

5.4.6.4 厚度

除另有规定外，封装基板导体图形上（导体表面和拐角）的阻焊膜厚度应符合表8的要求，测量位置如图10所示。

表 8 阻焊膜的厚度要求

单位微米

干膜类型	最小厚度	最大厚度	1级公差	2级公差	3级公差
液态感光型阻焊	5	35	±10	±7	±5
干膜型阻焊	5	30	±7	±4	±4




图 10 阻焊膜厚度的测量

5.4.6.5 阻焊表面高度差

除另有规定外，封装基板阻焊表面因为凹陷、凸起、外来物、皱褶、划伤等引起的高度差应满足表8的要求和总板厚要求。

5.4.6.6 阻焊侧蚀

阻焊侧蚀的测量如图11所示。除另有规定外，阻焊侧蚀应满足以下要求：

- a) NSMD 焊盘的阻焊侧蚀 $\leq 25\mu\text{m}$ ，SMD 焊盘上的阻焊侧蚀 $\leq 10\mu\text{m}$ ；
- b) 不能导致应覆盖的导体底部露铜；
- c) 双侧阻焊侧蚀未导致贯穿；
- d) 附着力测试时无脱落。




图 11 阻焊膜侧蚀的测量

5.4.6.7 变色或污染

已固化阻焊膜下面金属表面的变色是可接受的。除另有规定外，阻焊膜变色或污染应满足以下要求：

- 封装区内变色或污染超出单颗面积 5%不可接收；
- 封装区外变色或污染长度或直径超出 1.27mm 不可接收。

5.4.6.8 阻焊膜的粗糙度

阻焊膜的粗糙度应由供需双方协商确定。

5.4.6.9 滚轮痕迹

除另有规定外，因滚轮压印（接触式工艺）形成的阻焊膜色差可以接收。

5.4.7 预置锡

除另有规定外，封装基板上的所有锡球满足以下要求，可以接收：

- 无锡球缺失；
- 锡球偏移未超出相邻两颗锡球间距的 50%；
- 锡球桥连或突出未超出相邻两颗锡球间距的 50%；
- 锡球缺损或裂痕未超出锡球直径的 50%；
- 锡球上测试针痕面积未超过锡球上表面的 50%；
- 锡球上的划伤面积未超过锡球上表面的 50%。

5.4.8 非镀覆孔和非镀覆槽孔

除另有规定外，3级用封装基板的非镀覆孔和非镀覆槽孔内不得有任何异物，1、2级用封装基板的非镀覆孔和非镀覆槽孔内异物应满足以下要求：

- 不得有导电异物入非镀覆孔和非镀覆槽孔；
- 非导电异物进入非镀覆孔和非镀覆槽孔，须满足孔径或槽公差要求。

5.4.9 尺寸要求

5.4.9.1 一般要求

封装基板尺寸（包括封装基板的外形、厚度、孔、槽等）应符合布设总图或采购文件中规定的尺寸及公差要求。

5.4.9.2 导体图形位置精度要求

除另有规定外，封装基板上所有基准点（或称光学定位点，或对位点）间距、焊盘中心到板边的间距须满足表9的要求。

表 9 导体图形位置精度

出货单元尺寸	X、Y方向基准点位置公差	焊盘中心到板边公差
尺寸≤120mm	±50μm	±50μm
120mm<尺寸≤190mm	±75μm	±75μm
190mm<尺寸	±100μm	±100μm

5.4.9.3 导体图形表面高度差要求

除另有规定外，封装基板上导体图形的表面高度差应满足表10的要求。

表 10 导体图形表面高度差

区域	高度差要求 ^{a、b}
键合区	重要区低于正常表面3μm以上不可接收，高出正常表面5μm以上，不可接收；磨刷导致高出正常表面4μm以上，不可接收。
倒装线路区	高出或低于正常表面8μm以上，不可接收。
上锡区	单颗焊球低于阻焊表面，不可接收。
正面其它焊盘、背面焊盘	1、2级用封装基板高出或低于正常表面15μm以上，不可接收，3级用封装基板高出或低于正常表面10μm以上，不可接收。
^a 适用于所有异常（包括凹陷、凸起、外来物、褶皱、划伤等）； ^b 所有区域，争议仲裁通过三维测量仪器或切片测量实际高度差。	

5.4.9.4 孔位精度

除另有规定外，对1型和2型板，1、2级用封装基板任意两个孔（镀覆孔或非镀覆孔或非镀覆槽孔）之间的中心距位置精度公差应不大于±50μm，3级用封装基板应不大于±45μm；对3型和4型封装基板，任意两个孔（镀覆孔或非镀覆孔或非镀覆槽孔）之间的中心距位置精度公差应不大于±50 μ m。

5.4.9.5 圆孔尺寸

封装基板上圆孔的尺寸应符合规定的相关文件要求。除另有规定外，镀覆孔内结瘤和镀层粗糙使孔径减小应不小于规定的最小孔径要求，镀覆孔或非镀覆孔的孔径公差应不大于±50μm。

5.4.9.6 槽孔尺寸

封装基板上槽孔的尺寸应符合规定的相关文件要求。除另有规定外，槽孔内毛刺等使槽孔减小应不小于规定的最小槽孔尺寸要求，槽孔的尺寸公差应满足表11的要求，槽孔的旋转如图12所示。

表 11 槽孔尺寸要求

非金属化槽孔		公差
长方向		±100μm
宽方向		±75μm
旋转角度	长宽比<1.5或槽宽≤0.5mm	≤8°
	长宽比≥1.5且槽宽>0.5mm	≤5°




图 12 槽孔旋转角度示意图

5.4.9.7 阻焊开窗

除另有规定外，1级用封装基板的阻焊开窗公差应不大于 $\pm 50\mu\text{m}$ ，2级用封装基板的阻焊开窗公差应不大于 $\pm 30\mu\text{m}$ ，3级用封装基板的阻焊开窗公差应不大于 $\pm 20\mu\text{m}$ 。

5.4.9.8 板厚

除另有规定外，1型和2型封装基板的板厚公差应不大于 $\pm 15\mu\text{m}$ ；层数为3层或4层的3型和4型封装基板，板厚不大于0.30mm的，板厚公差应不大于 $\pm 20\mu\text{m}$ ，板厚大于0.30mm的，板厚公差应不大于 $\pm 30\mu\text{m}$ ；大于4层的3型和4型封装基板，板厚公差应不大于 $\pm 40\mu\text{m}$ 。

5.4.9.9 外形尺寸

除另有规定外，封装基板的条外形尺寸公差应满足表9的要求。

5.4.9.10 预置锡 (SOP)

除另有规定外，封装基板上的预置锡应满足表12的要求。

表 12 预置锡尺寸要求

项目	要求
共面度	$\leq 25\mu\text{m}$
高度公差	$\pm 12.5\mu\text{m}$
空洞率	$\leq 10\%$

5.5 结构完整性

5.5.1 层间介质厚度的要求

封装基板层间的最小介质厚度应符合规定的要求，如图13所示。除另有规定外，封装基板应使用低轮廓铜箔。介质片的张数应当由供应商选择以保证最小介质层厚度，不同厚度介质层的厚度公差应满足表13的要求。具有传输线阻抗设计的产品应在采购文件中规定相应的要求。

表 13 层间介质层厚度与公差的要求

介质厚度设计中值 (μm)	有阻抗要求时, 介质层厚度公差 (μm)	无阻抗要求时, 介质层厚度公差 (μm)
$50 < D$	$\pm 20\%$	$\pm 30\%$
$30 < D \leq 50$	± 10	± 12
$20 \leq D \leq 30$	± 8	± 10
$15 < D < 20$	± 6	± 8




图 13 层间介质厚度的测量

5.5.2 内、外层导电图形厚度的要求

导电图形的厚度应符合规定的要求。当采购文件规定了导电图形厚度和公差时, 内、外层导电图形厚度 (铜箔加电镀铜镀层或化学沉积铜加电镀铜镀层) 应符合规定值和公差的要求。除另有规定外, 内、外层导电图形的厚度公差应符合表14的要求。导电图形最小厚度是传导电流的最大的连续共面厚度, 如图14所示。

表 14 导电图形的厚度要求

厚度要求 (D)	单位微米	
	1、2级用封装基板	3级用封装基板
$25 < D \leq 30$	± 9	± 4
$20 < D \leq 25$	± 8	± 4
$10 < D \leq 20$	± 7 , 最小7	± 3 , 最小7




图 14 导电图形最小厚度测量示意图

5.5.3 导体最终镀层或涂层特性的要求

5.5.3.1 非镀铜填满模式的孔铜厚度要求

除另有规定，非镀铜填满模式的镀覆孔、微导通孔、埋孔的铜镀层（包括孔壁、拐角）厚度应符合表15的要求。

任何铜镀层（包括孔壁、拐角）厚度小于规定的最小铜厚应认为是空洞，铜镀层空洞被导电图形表面镀层或涂层材料覆盖后（如在孔壁镀镍金之后）的情况仍应认为是空洞。除另有规定外，封装基板不允许出现铜镀层空洞。

表 15 镀覆孔的铜镀层厚度要求

单位为微米

铜镀层		1、2级厚度要求	3级厚度要求
非镀铜填满模式孔铜厚度 (镀覆孔、微导通孔、埋孔)	最小平均厚度	10	12
	最小厚度	8	10
	最小包覆铜镀层厚度	5	5
	最小盖覆铜镀层厚度	5	5

5.5.3.2 导电图形最终镀层或涂层厚度要求

除另有规定外，导电图形的最终镀层或涂层厚度应满足表16的要求。

表 16 导电图形最终镀层或涂层厚度要求

单位为微米

表面处理类型	应用场景	镀层类型	镀层厚度要求
电镀镍金 (不含钴)	键合连接盘	Au	≥0.2
		Au	≥0.3
		Ni	3.0~8.0
		Ni	2.0~6.0
电镀镍金(含钴)	板边连接器连接盘	Au	≥0.2
		Au	≥0.3
		Ni	3.0~15.0
化学镀镍/浸金	焊接用连接盘 (不含键合连接盘)	Au	0.03~0.15
		Ni	3.0~8.0
化学镀镍/镀钯/浸金	焊接用连接盘 (不含键合连接盘)	Au	0.03~0.15
		Pd	0.03~0.15
		Ni	0.3~0.5
		Ni	3.0~8.0
	1) 键合连接盘 2) 键合连接盘+焊接连接盘	Au	0.05~0.15
		Pd	0.05~0.15
有机可焊性保护膜 化学浸锡	焊接用连接盘	有机可焊性保护膜	0.1~0.3
		Sn	≥1.0

5.5.3.3 铜包覆镀层的要求

包覆铜镀层应符合规定的要求。包覆铜镀层从填塞的镀覆孔、微导通孔或埋孔到任何电镀结构的表面是连续的，最小包覆铜镀层厚度应符合表15的规定。有环宽要求时，铜包覆镀层应至少延伸出25 μm，由于加工处理（研磨、蚀刻、整平等）减少了表面包覆铜镀层，造成包覆铜镀层不足是不允许的，如图15和图16所示。




图 15 可接收的铜包覆镀层




图 16 不可接收的铜包覆镀层

5.5.3.4 铜盖覆镀层的要求

盖覆铜镀层应符合规定的要求。最小盖覆铜镀层厚度应符合表15的规定。

当采购文件中规定铜盖覆电镀塞孔时，盖覆铜镀层从填塞的镀覆孔到任何电镀结构的表面是连续的，不允许有盖覆铜镀层空洞；允许铜盖覆镀层与填塞材料之间有分离，但铜盖覆镀层与底部镀层之间应无分离。铜盖覆镀层凹陷深度应不大于 $10\mu\text{m}$ ，铜盖覆镀层凸起高度应不超过 $5\mu\text{m}$ ，如图17和图18所示。




图 17 可接收的盖覆铜镀层




图 18 不可接收的盖覆铜镀层

5.5.3.5 孔壁镀层分离的要求

除另有规定外，孔壁镀层界面之间、孔壁镀层与内层之间应无任何分离或污染。

5.5.3.6 镀覆孔孔壁与基材的分离

除另有规定外，镀覆孔孔壁和基材间应无分离。

5.5.3.7 金属裂缝的要求

任何镀层、涂层、外层导体或内层导体应无裂缝，任何孔壁镀层和拐角镀层上都应无裂缝。

5.5.3.8 镍、钯镀层中磷含量的要求

除另有规定外，化学镀镍浸金的镍镀层中磷含量应控制在：6%~14%wt。化学镀镍镀钯浸金的镍镀层中的磷含量应控制在：5%~12%wt，钯镀层中的磷含量应控制在5%~12%wt。

5.5.3.9 镍镀层中镍腐蚀的要求

5.5.3.9.1 剥除金层后的镍腐蚀要求

通过用化学试剂，将镍表面的化学浸金层剥离，露出镍面，然后用扫描电镜在3000的倍率下观察，按以下要求进行定性判断：

- 镍面平整，镍面晶格排列紧密，晶界清晰，表面晶格间无腐蚀或针孔黑点可以接收，如图 19；
- 镍面晶格排列紧密，晶界清晰，表面局部单点晶格间呈现腐蚀点但未呈现网状连续，如图 20；此时应进行显微剖切确认是否可以接收；
- 镍面局部区域晶格晶界间出现腐蚀点，局部区域腐蚀点分散出现，出现网状连续但未呈现片状连续，如图 21，不可接收；
- 镍面晶界间腐蚀呈现片状连续，腐蚀点晶界间出现龟裂空隙，如图 22，不可接收。




图 19 可接收的镍腐蚀




图 20 需做显微剖切确认的镍腐蚀




图 21 不可接收的镍腐蚀




图 22 不可接受的镍腐蚀

5.5.3.9.2 显微剖切后的镍腐蚀要求

对镍镀层进行显微剖切，然后用扫描电镜在3000的倍率下观察，按以下要求进行定性判断：

- a) 镍腐蚀深度不大于镍层厚度的 30%，如图 23，可接收；
- b) 局部单点镍腐蚀深度不大于镍层厚度的 40%，且 10 μm 范围内点数 ≤ 2 ，可接收，超出时，如图 24，不可接收；
- c) 连续性的镍腐蚀不可接收，如图 25。





图 23 可接受的镍腐蚀





图 24 不可接受的镍腐蚀




图 25 不可接收的镍腐蚀

5.5.4 塞孔的要求

除另有规定外，封装基板中使用阻焊或树脂填塞的通孔、盲孔或埋孔应符合以下要求：

- a) 允许孔内气泡，但不可有裂缝延伸至孔口，无盖覆铜的阻焊或树脂塞孔的凹陷，1 级用封装基板最大不超过 15 μm ，2 级用封装基板最大不超过 10 μm ，3 级用封装基板最大不超过 5 μm ；无盖覆铜的树脂塞孔的不应有凸起；无盖覆铜的阻焊塞孔最大凸起不超过 10 μm ；有盖覆铜的树脂塞孔的凹陷和凸起应满足该区域的高度差要求；
- b) 通孔、盲孔孔中应填充不低于 70%的填充材料，埋孔中应填塞不低于 95%的层压树脂或类似的树脂填充材料。

5.5.5 镀铜填塞导通孔的要求

5.5.5.1 镀铜填塞导通孔的填充要求

当采购文件指定铜填充导通孔时，导通孔（通孔、盲孔、埋孔及微导通孔）应当完全被铜填充。当外层镀铜达到最小铜厚5 μm 时，对填铜导通孔不作铜包覆要求。除另有规定外，填塞导通孔中的空洞应满足以下要求时，可以接收，如图26、27和28所示：

- a) 被完全密封且总面积不超过填塞导通孔横断面面积的 25%；
- b) 与空洞相邻的铜镀层的最小厚度应不小于 10 μm ，且不应包括盖覆电镀层厚度。




图 26 可接收的镀铜填塞导通孔

以上内容仅为本文档的试下载部分，为可阅读页数的一半内容。如要下载或阅读全文，请访问：<https://d.book118.com/886100055050010115>