【数字逻辑课件】构成数字逻辑电路的基本元件.ppt

2.2 门 (Gate)电路 构成数字逻辑电路的基本元件 门电路的逻辑功能 典型与非门电路结构 与非门电路的外特性与级连 集电极开路（OC）与非门 三态门 重点：门电路的外特性与级连的相互影响 复习 会定性分析典型“与非门” 电路原理 输出为高电平时，T3，T4 工作，电流IOH从T4 流出(向外流)，驱动外电路。 输出为低电平时，T5 工作，电流IOL流入T5 (向里流)，从外电路吸收电流。 “1”输出与“0”输出交替工作，称“推拉方式”。 从输入端看，输入低电平时流出电流IIL， 输入高电平时流入漏电流IIH。 IOL IOH ，IIL IIH 门电路级联：前一个器件的输出就是后一个器件的输入，后一个是前一个的负载，两者要相互影响。 三态电路 (Tri-State Circuit) 门电路外特性对比 三态门控制的总线 三态双向总线驱动器 2.3 常用的中规模组合逻辑电路 译码器 数据选择器 运算器（算数逻辑单元 ALU） 译码器 (Decoder) 什么是译码器？有什么功能？有什么应用？ 最典型的例子：存储器的地址译码。 N位输入，2N个输出。对应2N个某一个组合， 只能有一个输出为“1”。 地址线有10位，可以表示210＝1K个地址； 32位地址可以表示4G地址； 16M存储器需要24位地址。 应用译码器的其他实例？ 存储器的地址译码结构 译码器的功能分类 2-4译码器 (2输入－4输出的变量译码器) 2-4译码器逻辑图 有使能端E的2-4译码器 译码器使能端E的作用 在集成电路中增加控制使能(Enable)端E，是电路设计中常用的技术，使得集成电路更加灵活、可靠。 灵活：用于扩展 可靠：用于选通 用作扩展 有多个使能端的译码器件 74 x 138 3-8 译码器（3个使能端） 74 x 154 4-16 译码器（2个使能端） (前面介绍的器件型号为:74 x 139 双2-4译码器) E用作扩展 具有多个使能端的3-8译码器扩展为4-16译码器 延迟产生尖峰 延迟产生尖峰 译码器的其他应用 两位数据分配器 译码器的其他应用 译码器的其他应用 多级译码 二级译码 二级译码 三级译码 二—十进制译码器 8-4-2-1 码表示十进制数 余3码表示十进制数 完全译码的BCD 译码器 完全译码的BCD译码器 不完全译码的BCD译码器 不完全译码的BCD译码器 显示译码器 2-4译码器用作数据分配器（Demultiplexer） 1 1 1 0/1 0/1 1 1 1 1 0/1 1 0/1 0 1 1 0/1 1 1 0/1 1 0 0/1 1 1 1 0/1 0 0 Y0 Y1 Y2 Y3 A B 数据分配：将输入数据在地址控制下连接到多个输出通道。 4-16 译码器用作数据分配器 “0” “0” 使能 “1” “1” 禁止 当Decoder的输入变量数N增大时，用单级译码器不能实现 1．译码部分的每个与/与非门的输入端数会增多 2．二级Buffer的每个Buffer的输出负载加重，为： 缓冲门的负载数为2N－1。例如，当N＝12时，每个译码门有12个输入，每个缓冲门有2048个负载，这是不现实的。 采用多级译码技术可以减少负载。 用在大容量存储器片内的译码结构。 （多级译码不作重点要求） 用两级2-4译码器实现4-16译码器 (2X22表示2输入与非门4个，2X24表示2输入与非门16个) 用两级4-16译码器实现8-256译码器 ABCD EFGH Y0 Y1 Y255 Y15 Y16 Y31 用三级2-4译码器实现8-256译码器 十进制的二进制编码 （二进制编码的十进制数，也叫BCD编码 Binary Code Decimal to Decimal, BCD） 8421码，余3码等 1、完全译码的BCD 译码器 2、不完全译码的BCD 译码器 B A D C 00 11 01 10 00 11 01 10 1 0 3 2 5 4 7 6 X X X X 9 8 X X 1001 9 1000 8 0111 7 0110 6 0101 5 0100 4 0011 3 0010 2 0001 1 0000