《毕业设计:花型变换彩灯设计》.doc

  1. 1、本文档共17页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
赣南师院 物理与电子信息学院 课程设计报告书 姓名:邱亚莲 班级:电子科学与技术06级 学号:060803048 时间:2008年 12月25日 论文题目 花型变换彩灯设计 课程论文 要求 设计要求: 节目彩灯能够美化生活,又能增添节目的喜庆气氛,人们都喜欢在节日的时候用彩灯来装饰房间,使家里增添喜庆的气氛,在很多的城市里都用彩灯来装饰城市的夜晚,用来美化城市,在现代的大都市应用非常的广泛。当然如果只有一种花型则会显得很单调,所以,人们一般都是用好几种花型来相互转换。 请设计一个节日彩灯,由采用不同色彩搭配方案的16路彩灯构成,由以下四种花型: 花型1:16路彩灯同时亮灭,亮、灭节拍交替进行; 花型2:16路彩灯每次8路灯亮,8路灯灭,且亮、灭相间,交替亮灭; 花型3:16彩灯先从左至右逐路点亮,到全亮后再从右至左逐路熄灭,循环演示; 花型4:16路彩灯分左、右8路,左8路从左至右逐路点亮,右8路从右至左逐路点亮,到全亮后,左8路从右至左逐路熄灭,右8路从左至右逐路熄灭,循环演示。 要求彩灯亮、灭一次的时间为1秒,每32秒自动转换一种花型,花型转换的顺序为:花型1、花型2、花型3、花型4,演示完一次后在进行下一次的循环,如此的一次一次的循环下去。要求利用系统设计的方法,每种花型的变化都是从全0开始的。 设计过程 1、设计目的 A. 熟悉数字电路课本知识,并学会巧妙地应用。 B. 了解数字电路课程设计的基本思路。 C. 掌握电路中各个芯片的具体功能,学会定时器,寄存器等芯片的功能及使用方法。 D. 将理论应用到实践,更深地了解数电知识在实际生活中的应用,活学活用。 E. 提高分析问题和解决问题的能力。 2、设计方案: 方案一:VHDL语言设计 节日彩灯控制器可以分为4个模块: (1)定时器模块T32S 由于彩灯亮、灭一次的时间是1s,所以选择系统时钟CLK的频率唯1HZ,使亮灭节拍与系统时钟周期相同。此时,32s花型转换周期可以用以个模32的计数器对CLK脉冲计数来放方便地实现定时,定时器模块取名为T32S。 (2)左、右两个8位移位寄存器模块LSR8和SR8 由设计要求可知:花型1、花型2演示一遍需要2个周期;花型3 演示一遍需要32个周期;花型4演示一遍需要16个周期。 根据彩灯的亮灭规律,为了便与控制,采用移位型系统方案,即用移位寄存器模块的输出驱动彩灯,彩灯亮、灭和花型的转换通过改变移位寄存器的工作方式来实现。16路彩灯需要移位寄存器模块的规模为16位,但为了方便实现4花型的转换,将其分为左、右两个8位移位寄存器模块LSR8和RSR8。 (3)控制子系统模块CONTR (4)顶层模块LIGHT 节日彩灯控制系统的结构框图如下图1所示: 16路彩灯 定时器T32S 左移寄存器LSR8 右移寄存器RSR8 控制器CONTR 图1:16路彩灯控制器的结构框图 4个模块的VHDL代码: //LIGHT.VHD// library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; use IEEE.std_logic_arith.all; entity LIGHT is port RST,CLK: in STD_LOGIC; Y,Z: buffer STD_LOGIC_VECTOR 7 downto 0 ; end entity LIGHT; architecture LIGHT_ARCH of LIGHT is signal T01,PR1,PL1,QR1,QL1: STD_LOGIC; signal P1,W1: STD_LOGIC_VECTOR 7 downto 0 ; signal A1,B1: STD_LOGIC_VECTOR 1 downto 0 ; component T128S is port CLR,CLK: in STD_LOGIC; CO: OUT STD_LOGIC ; end component T128S; component SR8 is port CLK,DR,DL: in STD_LOGIC; M: in STD_LOGIC_VECTOR 1 downto 0 ; D: in STD_LOGIC_VECTOR 7 downto 0 ; Q: out STD_LOGIC_VECTOR 7 downto 0 ; end component SR8; component CONTR is port RST,CLK,T0,L7,L0,R7,R0: in STD_LOGIC; PR,PL,QR,QL: out STD_

文档评论(0)

189****3564 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档