基于Quartus的多功能数字钟设计.doc

综合课程设计 题　　目　基于Quartus II 6.0的 实时数字钟的设计 学生姓名　　 李伟伟　　　　　 专业名称　　　电子信息工程　　 指导教师　　 　王晓利　 　　 2012 年　6　月　20　日  EDA设计（二） 基于Quartus的多功能数字钟设计 摘要 该实验是利用QuartusII软件设计一个数字钟，进行试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。此外还添加了显示星期，闹钟设定,秒表和彩铃等附加功能，使得设计的数字钟的功能更加完善。 关键字：Quartus 数字钟 多功能 仿真 Abstract This experiment is to design a digital clock which is based on Quartus software and in which many basic functions like time-counting,hour-correcting,minute-correcting,reset,time-holding and belling on the hour. And then validated the design on the experimental board.In addition,additional functions like displaying and reseting the week,setting alarm ,stopwatch, and belling with music make this digital clock a perfect one. Key words: Quartus digital-clock multi-function simulate 目录 EDA设计（二） 2 基于Quartus的多功能数字钟设计 2 摘要 2 1 设计要求 5 1.1 总体电路设计要求和思想 5 1.1.1 掌握十进制，模12进制计数器的设计方法； 5 1.1.2 巩固多位共阴级扫描显示数码管的驱动及编码； 5 1.1.3 对利用VHDL硬件描述语言设计相关模块有一定的了解； 5 1.1.4 掌握EDA技术的层次化设计方法。 5 2 工作原理 5 模块设计 5 3 各模块说明 7 3.1 分频模块 7 3.1.1 八分频 8 3.1.2 六分频 9 3.1.3 十分频 10 4 计时模块 10 4.1.1 秒计时模块 11 4.1.2 分计时模块 12 4.1.3 时计时模块 12 5 动态显示模块 13 6 校分与校时模块 14 6.1 校分模块 14 6.2 校时模块 15 6.3 清零模块 15 6.4 保持模块 16 6.5 报时模块 16 设计思路 16 7 扩展模块 17 7.1 星期模块 17 7.2 闹钟模块 18 7.2.1 闹钟校分校时的控制 18 7.2.2 显示模块复用 20 7.2.3 闹钟定时响起 21 7.3 秒表模块 23 8 3 绘制总体电路图 24 8.1 数字钟实现原理框图如下所示。 24 由各底层原理图及文件构成的数字钟顶层总体原理图， 25 8.2 由各底层原理图及文件构成的数字钟顶层总体原理图，参考如下所示。 25 9 实验收获和感受 26 10 参考文献 27  设计要求 总体电路设计要求和思想 掌握十进制，模12进制计数器的设计方法； 巩固多位共阴级扫描显示数码管的驱动及编码； 对利用VHDL硬件描述语言设计相关模块有一定的了解； 掌握EDA技术的层次化设计方法。 工作原理 模块设计： 秒——60进制BCD码计数； 分——60进制BCD码计数； 时——24进制BCD码计数； 整个计数器具有清零，调时功能。 图2－1 显示格式 2.2具有驱动8位八段共阴扫描数码管的片选驱动信号输出和八段字形译码输出。 2.3七段译码器VHDL语言文本编辑如下（*.vhd格式）,之后生成名为7segment1的逻辑符号。操作为：Flie -> creat/update -> creat symbol file for current file,则可以将用户刚刚设计的电路形成一个模块符号。7段译码器的VHDL语言编程自行完成。 2.4模12小时分频参考原理图如图2—2所示，之后按照2.3操作说明生成名为M12hours的逻辑符号(图形仅供参考，还可以用语言编写，根据自己的设计而定，并非千篇一律，以下参考同)。 图2－2 模12计数器（*.bdf格式） 2.5分钟和秒的模60分频电路原理图参考