第2章 微处理器.ppt

微机原理与接口技术 中国水利水电出版社 第2章 微处理器 2.1 8086/8088 CPU结构 2.2 8086/8088 CPU引脚功能 2.3 8086/8088 中断系统 2.4 8086 系统配置 2.5 8086 CPU的典型时序及操作 2.6 32位微处理器编程结构简介 2.1 8086/8088 CPU结构 2.1.1 8086/8088 CPU内部结构 小问题： 8086有多少根地址线？可直接寻址的内存空间有多大？ 8086CPU可分为哪两大部分？ 2.1.2 8086/8088 寄存器结构 小问题： 寄存器的功能是什么？ 2.1.2 8086/8088 寄存器结构 寄存器可以用来存放运算过程中所需要的操作数地址、操作数及中间结果。 8086微处理器内部包含有4组16位寄存器，它们分别是通用寄存器组、段寄存器、指针和变址寄存器、指令指针和标志位寄存器 ，如下图所示： 用以存放16位数据或地址。也可分为2个8位寄存器来使用，低8位是AL、BL、CL和DL，高8位为AH、BH、CH和DH，只能存放8位数据，不能存放地址。 大多数算术和逻辑运算指令都可以使用这些数据寄存器。 4、指令指针寄存器IP 小问题： 哪几个寄存器可以分成两个8位的寄存器？ IP寄存器大致相当于组成原理里面讲的哪个寄存器？ 5、标志寄存器flags -----16位标志寄存器flags寄存器用来存放运算结果的特征，具体格式如下图： 运算结果为－23EBH，并置标志位为: OF=0，SF=1，ZF=0，AF=0， PF=0，CF=0。 小问题： 1、执行下面的程序段后,CF=______，ZF= ______，SF= ______ MOV AL，0ABH MOV BL，0FFH ADD AL, BL 它们存放逻辑段的首地址，称为“段基址”。 CS:存放指令代码段基址。 DS、ES:存放操作数所在段的段基址。 SS:堆栈段的段基址。 堆栈:存储器中开辟的一个区域，按栈的访问方式进行访问。用来存放需要暂时保存的数据 。 存放逻辑段中数据的偏移地址，用来形成操作数地址。也可以用来临时存储数据。 2.1.3 8086/8088存储器与I/O组织 1. 内存地址分段与合成 物理地址与逻辑地址 地址的概念在汇编语言程序设计中非常重要。程序的执行流程，数据的存取都与地址有关。 物理地址与逻辑地址 物理地址：内存的绝对地址，从00000～FFFFFH，是CPU访问内存的所使用的地址。 物理地址与逻辑地址 段基址：段起始地址的前16位。如：3214H 物理地址与逻辑地址 逻辑地址和物理地址 这样某个存储单元在存储器中的位置可以用两种方法来表示 ： 一是逻辑地址，由16位段地址和16位段内偏移地址两部分组成， 表示为： 段基址：段内偏移地址 二是直接用20位物理地址表示。 二者之间的关系是： 物理地址=段地址×10H+段内偏移地址 程序中采用逻辑地址，大多数情况下采用逻辑地址中的偏移地址。 访问内存时， BIU自动将逻辑地址通过地址加法器变换为物理地址。 物理地址的计算如图2-5所示 ： 2. 逻辑地址来源 由于访问内存的操作类型不同，BIU所使用的逻辑地址来源也不同，如表2-1所示。 3. 8086内存的分体结构及访问方法(调整到2.2讲授) 2.1.4 8086 CPU总线周期的概念 1. 时钟周期、总线周期和指令周期 执行指令的一系列操作都是在时钟脉冲CLK的统一控制下一步一步进行的，时钟脉冲的重复周期称为时钟周期,时钟周期是CPU的时间基准，由计算机的主频决定，用T表示时钟周期。如：8086的主频为10MHZ，1个T就是100ns 总线周期(Bus Cycle)：指令执行过程中，访问存储器和访问I/O端口的操作都统一交给总线完成，每一次访问都称为一个总线周期。 小问题： 总线周期又可以分为哪两种总线周期？ 指令周期 ：CPU从存储器读取并执行一条指令的时间称为指令周期，一个指令周期由一个或几个总线周期组成，不同指令的指令周期的长短是不同的。 2. 8086总线周期时序(调整到2.5讲授) 2.2.1 8086 CPU最小模式下引脚定义 P36 8086内存的分体结构及访问方法（P30 ） 8086系统中，1MB的存储空间分成两个存储体：偶地址存储体和奇地址存储体，各为512KB，示意图如下： 2.2.2 8086 CPU最大模式中引脚定义（自学） 2.3 8086/8088 中断系统(调整到第7章讲授) 2.4 8086 系统配置 2.4.1 最小模式系统配置 配置图见P46 1. 8284A时钟信号发生器 8086 CPU的内部和外部的时间基准信号由时钟输入信号CLK提供