7第七讲——第四章 组合逻辑电路1.ppt

西安交通大学生命科学与技术学院 西安交通大学生命科学与技术学院 例5： 例5： 真值表 组合电路分析的总结 作业 4-1 4-3 4-4 组合电路设计的总结 作业 4-5 4-6 4-8 28 任务要求 最简单的逻辑电路 基本思想： 二、组合电路的设计 1. 指定实际问题的逻辑符号与含义，列出真值表，根据真值表写出表达式。 2. 用逻辑代数或卡诺图对逻辑表达式进行化简。 3. 画出逻辑电路图。 设计步骤： 29 例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。 1. 首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为 F，多数赞成时是“1”，否则是“0”。 2. 根据题意列出逻辑状态真值表。 30 根据题意，写真值表 31 A BC 00 01 11 10 0 1 AB AC BC 3. 画出卡诺图，化简函数： 32 4. 根据逻辑表达式画出逻辑图。 & ?1 & & A B C F 33 & & & & A B C F 若用与非门实现 34 例2. 设计一个一位全减器，两个减数分别是A、B，Ci 是低位向本位的借位，Co是本位向高位的借位，F 是差。 解题步骤： 1）根据题意和一位二进制数的减法规 则，写真值表； 2）根据真值表画K图，化简逻辑函数； 3）根据所用器件，画出电路图。 35 1. 根据题意，写真值表 36 Ci AB 00 01 11 10 0 1 Ci AB 00 01 11 10 0 1 F Co 2. 画出卡诺图 37 3. 化简并根据所用器件调整逻辑函数 38 第四章 组合逻辑电路的分析与设计 主要内容 一、组合电路的定义和分析 三、中规模集成（MSI）组合电路 四、用MSI 组件实现组合逻辑函数 二、组合电路的设计 02 组合逻辑电路的定义 逻辑电路 组合逻辑电路 时序逻辑电路 现时的输出仅取决于现时的输入 除与现时输入有关外还与电路的原状态有关 03 04 一、组合电路的分析 已知 电路图 描述电路基本功能 基本思想： 1. 由给定的逻辑图写出逻辑关系表达式。 分析方法与步骤 2. 对逻辑表达式进行必要的化简。 3. 列出输入输出真值表并得出电路功能的结论。 电路 结构 输入输出之间的逻辑关系 电路功能描述 05 例1：分析下图的逻辑功能。 & & & A B F 1 1 真值表 相同为“1” 不同为“0” 同或门 =1 功能：用基本门 实现同或门 07 例2：分析下图的逻辑功能。 &2 &3 &4 A B 1 F M＝1 被封锁 08 &2 &3 &4 A B 1 F 被封锁 选通电路 09 M＝0 例3：分析下图的逻辑功能。 & & & A B F Co Ci α β γ 10 =1 =1 11 代入整理后，两输出为： 真值表： 功能： F为A、B、Ci 之和，Co为三个数之和产生的进位 命名： 一位全加器 A B Ci F Co 全加器 半加器 A B C S 一位集成半加器与全加器 13 注意：加法器真值表要牢记 关于加法： 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001, 计算A+B 0 1 1 0 1 0 0 1 1 14 二进制加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。 15 （1）半加器： 半加运算不考虑从低位来的进位 A---加数；B---被加数；S---本位和； C---进位。 16 真值表 逻辑函数 逻辑图 半加器 A B C S 中规模集成逻辑符号 17 =1 & A B S C （2）全加器： 相加过程中，既考虑加数、被加数又考虑低位的进位位。集成逻辑符号： 18 A B Ci F Co 全加器 双全加器SN74LS183的管脚图 1 14 SN74H183 1A 1B 1Ci 1Co 1F 2Ci 2Co 2F 2A 2B Ucc GND 7 19 应用举例：用一位全加器构成两位加法器。 进位 A2 A1 B2 B1 + C D2 D1 20 B F Co 全加器 A Ci F 全加器 A2 A1 B2 B1 D2 D1 C Co A B Ci 其它加法器芯片： SN74H83---四位串行进位全加器。 SN74283---四位超前进位全加器。 21 A B Ci F Co 全减器 半减器 A B C S 一位集