姜书艳数字逻辑设计及应用课件.pptxVIP

姜书艳数字逻辑设计及应用课件概述制作人：时间：2024年X月

contents目录第1章简介

第2章组合逻辑电路设计

第3章时序逻辑电路设计

第4章ASIC设计基础

第5章FPGA技术及应用

第6章总结

01第1章简介

什么是数字逻辑设计数字逻辑设计是一门研究数字电路系统的基本原理、设计方法和应用技术的学科。

数字逻辑设计的应用CPU、存储器、I/O接口等计算机组成原理信号捕获、滤波、压缩等数字信号处理信号解码、图像处理、音频处理等数字电视PLC、DCS、FA等自动化控制

布尔代数布尔代数是一种应用于逻辑运算的数学分支，它主要研究布尔变量、逻辑运算和逻辑函数。

吸收律A+AB=A

A(A+B)=A分配律A(B+C)=AB+AC

A+BC=(A+B)(A+C)德摩根定理(A+B)’=A’B’

(AB)’=A’+B’布尔代数定理恒等律A+0A

A*1=A

逻辑门A*B与门A+B或门A'非门A⊕B异或门

实现逻辑乘法与门0103实现逻辑取反非门02实现逻辑加法或门

02第2章组合逻辑电路设计

组合逻辑电路设计概述组合逻辑电路的定义和特点什么是组合逻辑电路组合逻辑电路设计的基本方法和步骤组合逻辑电路的设计方法组合逻辑电路设计的详细流程组合逻辑电路的设计步骤

组合逻辑电路的基本模块多路选择器的定义和基本功能多路选择器译码器的定义和基本功能译码器编码器的定义和基本功能编码器

比较器和算术电路比较器的构成和设计原理比较器的设计算术电路的基本原理和设计方法算术电路的设计级联加法器的作用和实现方法级联加法器

存储器模块存储器的定义和分类存储器的概念SR锁存器的结构和工作原理SR锁存器D锁存器的结构和工作原理D锁存器JK锁存器的结构和工作原理JK锁存器

组合逻辑电路的概述组合逻辑电路是由多个逻辑门组成的电路，其输出只由输入决定。组合逻辑电路的设计方法有很多种，但大多数都采用了Karnaugh映射法。设计组合逻辑电路的步骤包括确定功能、化简逻辑表达式、画逻辑图和验证电路的正确性等。

多路选择器是一种具有多个输入端、一个输出端和多个控制端的逻辑电路多路选择器的定义0103多路选择器可以使用逻辑门、传输门或存储芯片等实现多路选择器的实现02多路选择器可以根据控制信号从多个输入端中选择一个输出多路选择器的功能

D锁存器优点：可以防止输入的短暂脉冲干扰

缺点：需要额外的门电路实现

应用：实现移位寄存器、触发器等电路JK锁存器优点：可以防止输入的短暂脉冲干扰

缺点：相对复杂，需要更多的门电路实现

应用：实现计数器、状态机等电路SR锁存器VsD锁存器VsJK锁存器SR锁存器优点：结构简单，易于实现

缺点：无法防止输入的短暂脉冲干扰

应用：实现寄存器、计数器等电路

编码器编码器是一种将n个输入线路的状态转换为m个输出线路代码的组合逻辑电路。编码器常用于ADC、传感器等模拟量数字化的场合。流程为：读入输入数据->确定编码方式->组合逻辑电路计算编码结果->输出编码结果。

03第3章时序逻辑电路设计

时序逻辑电路设计概述时序逻辑电路是一种逻辑电路，它的输出不仅依赖于当前时刻的输入，还与之前的输入和输出有关。时序逻辑电路的设计方法一般包括确定功能、分析时序、设计逻辑、验证设计和实现等步骤。

时序逻辑电路的基本模块SR触发器、D触发器、JK触发器等触发器移位寄存器、并行寄存器、串行寄存器等寄存器同步计数器、异步计数器、BCD计数器等计数器

时序电路的应用时序电路的时序分析方法包括输入序列的时序性分析、输出序列的时序性分析、时序逻辑电路的状态分析等。时序电路的状态图表示状态、状态之间的转移以及转移的条件，状态转移表则列出状态、输入和输出之间的关系。

时序电路的设计案例确定输入、设计状态图、构建状态转移表等时序电路的设计步骤确定状态、绘制状态图、确定状态转移及输出等状态图的构建列出状态、输入和输出的关系，确定状态转移及输出等状态转移表的生成

状态转移表列出状态、输入和输出之间的关系

可以用来验证时序电路的正确性

可以直接映射到逻辑门电路状态分析确定状态的个数和状态转移的条件

可以发现状态之间的关系

可以辅助设计时序逻辑电路设计方法确定输入和输出

绘制状态图

列出状态转移表

设计逻辑电路并验证时序电路的状态图与状态转移表状态图表示状态和状态之间的转移

可以用来判断时序电路的稳定性

可以直观地展示时序电路的状态变化

用于控制系统动作的顺序和时刻时序控制0103用于产生各种波形信号频率发生器02用于计数和定时等应用计数器

04第4章ASIC设计基础

ASIC设计概述ASIC(应用特定集成电路)是为