高速PCB设计及测试技术0602.ppt

技术研讨会暨新产品展示会 提纲 引言 高速PCB设计中可能存在的问题 高速PCB设计一般规范 测试技术——电磁干扰扫描 高频电路的定义 在数字电路中，是否是高频电路 取决于信号的上升沿和下降沿，而不是信号的频率。 数字信号的绝大部分能量（功率谱密度）集中在 fknee之内 fknee = 0.5/Tr （如Tr＝1ns，则fknee为500MHz） Tr为10％－90％的上升时间 超过fknee的信号对数字信号的影响很小 数字系统中，耦合串扰 < 互感串扰 提纲 引言 高速PCB设计中可能存在的问题 高速PCB设计一般规范 测试技术——电磁干扰扫描 反射问题 传输线上的回波 信号功率(电压和电流)的一部分传输到线上并达到负载处，但是有一部分被反射了。 反射的原因 源端与负载端阻抗不匹配 布线的几何形状 布线的走向，过孔 不正确的线端接 经过连接器的传输 电源平面的不连续等。 串扰问题 串扰：两条信号线之间的耦合 容性串扰：当线路以一定的距离彼此靠近时，会出现这种情况。容性耦合引发耦合电流 感性串扰：不需要的变压器的原线圈和次级线圈之间的信号耦合。感性耦合引发耦合电压。 PCB板层的参数、信号线间距、驱动端和接收端的电气特性及线端接方式对串扰都有一定的影响。 电容和电感的串扰随负载阻抗的增加而增加，因此所有易受串扰影响的线路都应当端接线路阻抗。 减少容性串扰的方法 分离信号线路，可以减少信号线路间电容性耦合的能量。 利用地线分离信号线路，可以减少电容的耦合。为了提高有效性，地线应每隔λ/4英寸与地层连接。 减少感性串扰的方法 为了解决电感的串扰问题，应当尽可能地减小环路的大小。 通过避免信号返回线路共享共同的路径这种情况，也可以减少电感串扰。 过冲和振荡 过冲(overshoot) 过冲能够引起假时钟或总线数据读/写错误。 振荡(ringing) 振荡的现象是反复出现过冲和下冲 信号的振荡和环绕振荡由线上过度的电感和电容引起，振荡属于欠阻尼状态而环绕振荡属于过阻尼状态。 振荡可以通过适当的端接予以减小，但不可能完全消除。 电流回流路径 低频信号 电流流经电阻最小的路径 高频信号 回流路径的电感远比其电阻重要，高频电流流经电感最小的路径，而非电阻最小的路径。最小电感回流路径正好在信号导线的下面，以减小流出和流入电流通路间的环路面积。 地电平面不完整引起的EMI 提纲 引言 高速PCB设计中可能存在的问题 高速PCB设计一般规范 测试技术——电磁干扰扫描 器件的选择 尽可能选择Tr大的器件：CMOS4000?HC?AC 选择低辐射的器件 ACQ，ACTQ < AC，ACT 相同功能的器件，有的厂家是低辐射设计的 采用低电压供电：减少辐射，增加敏感性?找折中 输出驱动能力不要大于实际要求 相同功能的器件的EMC特性有很大差异 同一厂家的不同批次的产品 不同厂家的系统型号的产品 相同功能不同封装的产品 绝对不要使用可编程器件作看门狗电路或者电源监视电路 电源供电线 用旁路电容限制电路板上交流电流的泄漏 在电源线上串接共模扼流圈以抑制流经线中的共模电流 布线靠近，减少磁辐射面积 将电源线用金属屏蔽体盖住，其每端都接至机箱地 排状电缆 地线应该尽可能均匀分布于信号线中间 仅可能放在电路板的旁边避免地/平面不完整 PCB分层考虑 元件面、焊接面：敏感信号线 方便调测，易于控制 第二层、倒数第二层：地／电源层 保证元件面和焊接面敏感信号线的SI。 没有电源/地平面隔离的两个信号层的信号走向尽可能的垂直。 电源分割 多电源环境下，不能每种电源一层，尽可能减少不同电压电源层相互覆盖。 高频时钟 高频时钟（上升沿少于2ns的时钟）必须有地线护送。 时钟的线宽至少10mil，护送地线的线宽至少20mil，地线两端必需由过孔与地层相连，且每5cm左右要打过孔与地层相连。 发送侧串接22－220欧姆阻尼电阻，电阻越大干扰越小，但是敏感性变差。 采用点对点连接，不打过孔，走线平滑。 数字总线 频率在50MHz以上的高频数字总线，应尽可能考虑总线中的每条信号线均串接一个22-300欧姆左右的阻尼电阻 频率在75MHz以上时，必须串接阻尼电阻。阻尼电阻必须放在发送侧并尽可能靠近发送器件。 尽可能在元件面 / 焊接面布，不打过孔。 连接至xxRAM的数据线的次序可以根据布线需要打乱。 具有很强的电磁辐射！敏感信号应远离！ 大功率器件 屏蔽问题 每层四周尽可能用地线包围（地线宽度至少为电源层和地层距离的三倍），均匀打过孔，起到屏蔽作用。并避免地环；且环的开口要避开机箱的通风孔，Port口等。 元件面及焊接面尽可能用地填充，均匀打过孔，起到屏蔽作用。 有Port口的位置的地填充要单点与系统地相连；且地填充要通过螺丝孔、Port口挡板与整机外壳良好电接触。 在晶振