第14章_安全引擎_mpc83xx中文手册-完整版.doc

第14章 安全引擎（Security Engine） 本章对MPC8349E安全引擎（SEC 2.4）的功能进行了描述。分为如下主题： 14.1概述14.2节，“体系结构概述14.3节，“内存空间配置14.4节，“描述符概述14.5节，“执行单元14.6节，“加密通道14.7节，“控制器14.8节，“总线接口14.9节，“省电模式14.1 概述 SEC 2.4的设计目的是将计算密集型的安全从MPC8349E的处理器核心中转移出去，这些包括：密钥的生成和换、、批量加密等。它经过优化，可以处理与 IPsec、IKE、SSL/TLS、iSCSI、SRTP和802.11i相关的算法。SEC 2.4（应用于MPC8349E）源自基于PowerQUICC 家族中其他成员的安全核心，这些成员包括应用于MPC8272/MPC8248的SEC 1.0版本。 该安全引擎的执行单元和主要如下： PKEU公共密钥执行单元，支持： RSA和Diffie-Hellman算法 可编程最大为2048 椭圆曲线加密（Elliptic curve cryptography） F2m和F(p)模式 可编程最大为511DEU——数据加密标准执行单元 DES，3DES算法 在3DES算法中使用双密钥（K1，K2，K1）或者三密钥（K1,K2,K3） 在DES和3DES中使用ECB和CBC模式 AESU高级标准单元 实现Rijndael对称密钥加密算法 ECB，CBC，CCM和模式 128位，192位，256位密钥长度 AFEUARC四执行单元 实现了一个，兼容RC4算法 40位到128位可编程密钥 MDEU摘要执行单元 SHA模式，摘要为160位、224位、或256位 MD5模式，摘要可为128位 HMAC，可以使用上面两种算法 RNG随机数发生器 XOR奇偶加速器，应用于RAID应用 /从逻辑，拥有DMA能力 32位地址64位数据200MHz的操作 主接口允许DMA数据块可任意四通道，每个通道都支持命令队列（描述符） 通过控制器执行单元 在每个执行单元的输入和输出路径上有256位先进先出（FIFO）缓冲，并对大数据进行控制 分散/Scatter/Gather）能力 能力使SEC 2.4在读取输入数据时能将存储器中的多个连接起来 相似的，分散能力使SEC 2.4在写输出数据时能可以将数据写到中14.2 体系结构概述 SEC 2.4（以后简称SEC）可以在内部总线上充当的角色。这使得SEC能减轻与从()（slave-only）核相关的数据转移的瓶颈问题。主处理器通过它的设备驱动访问SEC，在这个过程中系统存储器存储数据。SEC处理器的中，因此，当有应用需要加密时，它仅需要创建描述符，描述符定义加密方法和数据的地址。SEC的总线能力使得主处理器而让SEC在系统存储器上进行读和写操作，完成请求的任务。 图14-1显示了SEC通过内部总线与其他单元通信 图14-1连接到MPC8349E内部总线 图14-2显示了SEC内部体系结构的。总线和SEC内部寄存器通过总线接口进行数据传输。 图14-2SEC功能 当主机在SEC个通道中的任何一个的取队列中写入一个描述符指针时，就一个操作。从这一点开始，通道将操作的。通道使用描述符指针来读取描述符，读取之后，对描述符的第一个字进行解码，以决定要选择执行的操作和执行单元。通道请求控制器分配需要的执行单元。接下来，请求控制器取出和数据，它们的位置在描述符的剩余部分确定。控制器为了满足通道请求，按照可编程优先向接口发出请求。数据通过执行单元的寄存器和输入FIFO送入相应的执行单元。这些单元从各自的输入FIFO中读取数据，把处理过的数据输出FIFO中。通道向控制器发出请求，控制器通过主/接口将输出FIFO和寄存器中的数据写回到系统存储器。 对于大多数来说，因此，SEC采用了一种流控制方案对数据进行读写。通道指示控制器读取必要数量的输入以填充输入FIFO，直到全部的有效负载被取出。同样，当执行单元的输出FIFO了足够长的时，通道指示控制器将写入输出14.2.1 数据描述符 作为一个加速，SEC控制器被设计成可以容易使用，并能和已有的系统及软件进行集成。所有的加密可以通过描述符进行访问。描述符指定了要执行的加密包含了一些指针，这些指针指向必要的输入数据和输出数据所要写入的位置。一些描述符类型可以执行多个，特定协议提供方便。表14-1显示的是一个数据描述符表14-1 数据描述符 字段名 值/类型 DPD_DES_CTX_CRYPT TBD 代表上下文进行加密的DES的 LEN_CTXIN PTR_CTXIN 长度指针 要写的数 要写入DES的上下文IV LEN_KEY PTR_KEY 长度 指针 数 分组（block cipher） LE