Sigma-Delta_ADC_简介.pdfVIP

【旺陽電文獻 ：Sigma-Delta ADC 簡介 】 旺陽電文獻 ：Sigma-Delta ADC 簡介 作者 ：陳俊 宏 作者 ：陳俊 宏 2003/ 7/ 17 2003/ 7/ 17 大約三十年前，Σ- Δ類比至數位轉換器(以下簡稱Σ- ΔADC)之架構已被提 出，但直到近幾年VLSI 技術大幅提升後，才使價格合理之單晶片Σ- ΔADC 得 以問世，現階段在低成本、低頻寬、低功率及高解析度的應用場合中均會使用 Σ- ΔADC ，但因其架構上的優點使得高速Σ- ΔADC 漸漸受到重視。由於這種 ADC 是未來市場的主流，因此在此針對其架構作一概略性的說明。 Fig 1 Σ- ΔADC 是由一些相當簡單的類比電路(比較器、開關電路、積分器、加法 電路)以及一複雜的數位處理電路組成(Fig 1) ，類比部分一般稱為Σ- Δ調變器 (modulator) ，數位部分主要是一抽樣濾波器(decimation filter) ，一般應用上是使用 低通濾波器，在通訊產品應用中是使用帶通濾波器。以下將針對過取樣原理 (over-sampling) 、量化雜訊整形技術(quantization noise-shaping) 、數位濾波器 (digital filtering) 、抽樣技術(decimation)等技術作一說明 ，並以此為基礎對 Σ- Δ ADC 作一觀念性的介紹。 為了解Σ- ΔADC 之運作，以下將以過取樣原理在頻域上之特性為切入點。 2 一 n 位元解析度之理想 ADC 其量化雜訊功率為 q /12(q=LSB) ，此數值是在時域 上求得。因此若對一理想 ADC 以最大可承受振幅之弦波為輸入訊號，則訊雜比 為 SNR=(6.02n+1.76)dB 。 但實際使用上並無理想之 ADC 存在，因此在實際情況下是以等效位元數 (ENOB)來描述一 ADC 之精度，其定義如下: ENOB=(SNR- 1.76)/6.02 而此處之 SNR 為實測值。 若我們在頻域上觀察此雜訊之特性，則根據取樣定理其功率頻譜密度 (PSD﹔Power Spectrum Density) 為定義在區間(- fs/2~fs/2) ，大小為(q*√fs)/√12 之 均勻函數(Fig2.A) ，其中fs 為取樣頻率。依此結論，若我們以較高之取樣頻率對 相同頻帶之訊號進行取樣，則對訊號而言其頻譜特性並未改變，對量化雜訊而言 其功率不變(因 n 並沒有改變) ，但因fs 變大，所以 PSD 之高度下降(Fig 2.B) 。若 我們以數位低通濾波器對取樣後之訊號進行處理，則欲處理之訊號部分並未受影 響，但卻有部分之量化雜訊被濾除，因此對整體而言 SNR 提升造成 ENOB 亦提 高。結論是我們以一 n 位元之 ADC 配合過取樣技術以及數位濾波處理而得到一 解析度大於 n 之 ADC 。 由以上之說明可知，每增加一個位元之解析度，SNR 將增加 6.02dB(以下將 以 6dB 為近似值) 。另外在過取樣之情形下，若取樣頻率提高為四倍，則經數位 低通濾波後，量化雜訊能量降為 1/4 ，因此SNR 提高 4 倍(相當於 6dB) 。所以若 以過取樣技術提升 ADC 之解析度，每提高 4 倍取樣頻率就等效於增加一位元之 解析度。 現在若我們想要以此技術將一位元之 ADC(其實就是一比較器)解析度提升 至 16 位元(SNR≒96dB) ，且適合音響設備之應用(f =25kHz)則取樣頻率為何?答