用CMOS传输门和CMOS非门设计D触发器设计.docVIP

用CMOS传输门和CMOS非门设计 边沿D触发器 姓 名 周路 所在学院 电子信息工程 专业班级 通信1002 学 号 指导教师 侯建军 日 期 __2012.12月_____ 目 录 第一章 电路组成结构 1 第二章 电路工作原理 2 第三章 特征方程，特征表，激励表，状态图 2 第四章 激励信号D的保持时间和时钟CP的最大频率 3 第五章 设计的D触发器转换成JK触发器和T触发器 4 5.1 设计的D触发器转换成JK触发器 4 5.2 D触发器转换成T触发器 4 第六章 CMOS D触发器CD4013和TTL D触发器74LS74区别 5 第七章 CMOS D触发器的应用——CC4013触摸开关 7 第八章 感想以及总结 8 参考文献 9  摘要：本文用CMOS传输门和CMOS非门设计边沿D触发器。说明电路组成结构；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器。比较C4013和74LS74的区别，简述CD4013的一个应用。最后阐述自己的感想和对未来电子技术发展的一些展望设想。 关键词： CMOS非门，CMOS传输门，TTL与CMOS，展望未来。 一、电路组成结构 传统的边沿D触发器电路已为大家熟知，在此基础上，用CMOS传输门（TG）和CMOS非门(G)设计；由此该电路的整体构造如下图所示. 图1 D触发器原理图 图2 仿真 CMOS传输门和非门构成的D触发器,非门G1、G2和传输门TG1、TG2组成了主触发器；非门G3、G4和传输门TG3、TG4组成了从触发器。TG1和TG3分别为主触发器和从触发器的输入控制门。根据CMOS传输门的工作原理和图中控制信号的极性标注可知,当传输门TG1、TG4导通时,TG2、TG3截止;反之,当TG1、TG4截止时,TG2、TG3导通 二、电路工作原理 1.CP=0,TG1导通,TG2截止,D端输入信号送人主触发器中,G1= ，G2=D此时触发器尚未形成反馈连接,不能自行保持。Q1、Q2跟随 器形成反馈连接,维持原状态不变,而且它与主触发器的联系被TG3切断。 2.当CP的上升沿到达(即CP跳变为1)时,TG1截止,TG2导通,切断了D信号的输入, G1输入端电压不会立即消失,于是G1在TG1截止前的状态被保存下来;同时由于TG3导通、TG4截止,主触发器的状态通过TG3和G3送到了输出端,使Q=G4=D，=G3=。 3.在CP=1期间,Q=G3=D的状态一直不会改变。 4.直到CP下降沿到达时(即CP跳变为0),TG2、TG3又截止,TG1、TG4又导通,主触发器又开始接收D端新数据,从触发器维持已转换后的状态。可见,这种触发器的动作特点是输出端的状态转换发生在CP的上升沿,而且触发器所保持的状态仅仅取决于CP下降沿到达时的输入状态。正因为触发器输出端状态的转换发生在CP的上升沿,所以这是一个CP上升沿触发的边沿触发器,CP上升沿为有效触发沿。若将四个传输门的控制信号CP和极性都换成相反的状态,则CP下降沿为有效沿。 三、特征方程，特征表，激励表与状态图 特征方程： Qn+1=D 图3 特征表 图4 激励表 状态图： 图5 状态图 四、激励信号D的保持时间和时钟CP的最大频率 图6 原理图 这个CMOS D触发器是上升沿触发器，根据CMOS管特性可得，上图中所示四个传输门具有传输延迟t1，五个非门也具有延迟t2，传输门控制端在导通和截止转换时会存在延迟t3。但是其实传输门的的延时很小只有纳秒，而非门却有几十纳秒因此，t1t3几乎可以忽略不计。所以，输入信号D只有在CP跳变之前的时间里准备好,触发器才能将数据锁存到Q输出端口，因此建立时间等于t1+t2。在CP跳变为0之后的一段时间内，D信号不能发生变化，也就是所说的要保证信号的保持时间，大小应该是传输门的截止导通时间t3。 因此D的建立时间应该为（非门延时）。 CP时钟周期，低电平时间应该D的建立时间+两个非门延时（传输门忽略不计），才能保证D顺利到达G1和G2之间为。高电平时间应该为从触发器的两个非门延时。（传输门忽略不计） 因此如果时钟周期是占空比为50%的方波，那么最大频率应该为；若为占空比任意的方波，则最大频率应该为。 五、设计的D触发器转换成JK触发器和T触发器 5.1 D触发器转换成JK触发器 图7 D触发器转JK触发器 J触发器特征