基于AT89S51单片机的智能倒计时器设计.doc

毕业设计（论文） （2010届） 题 目 基于AT89S51单片机的智能倒计时器设计 指导教师 院 系 机械电子与建筑工程学院 基于AT89S51单片机的智能倒计时器设计 院系：机械电子与建筑工程学院 班级： 指导老师： 姓名： 4．1 硬件设计 本电路设计以AT89S51单片机为系统核心，通过对AT89S51的编程加上一些外围电路来完成所要求的所有功能，电路的原理框图如图1所示。该图包括单片机时钟电路、单片机复位电路、控制电路、显示电路、报警电路和单片机等6个部分。 图1 基于单片机的设计参考方案框图 4．1．1主要单元电路设计 1.AT89S51单片机电路设计 AT89系列单片机是美国ATMEL公司继承INTEL公司80C31的核心技术并和自身先进的闪电存储器（FLASH MEMORY）技术相结合而产生的FLASH单片机系列。它是一种低功耗、高性能、内含4K/8K字节闪电存储器、用CHMOS工艺制作的8位单片机。 AT89S51是ATMEL公司的产品，它具有8位CPU，4个I/O口，32根I/O口线，两个16位的定时器/计数器，五个中断源，两个优先级等特点。 1．主要特性 与MCS-51 兼容4K字节可编程闪烁存储器寿命：1000写/擦循环数据保留时间：10年全静态工作：0Hz-24Hz三级程序存储器锁定128*8位内部RAM32可编程I/O线两个16位定时器/计数器5个中断源可编程串行通道低功耗的闲置和掉电模式片内振荡器和时钟电路VCC：供电电压。GND：接地。P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。XTAL2：来自反向振荡器的输出。 图4-1 MAX7219的管脚说明与显示电路 各引脚的功能为： DIN：串行数据输入端 DOUT：串行数据输出端，用于级连扩展 LOAD：装载数据输入 CLK：串行时钟输入 DIG0~DIG7：8位LED位选线，从共阴极LED中吸入电流 SEG A~SEG G DP???? 7段驱动和小数点驱动 ISET：? 通过一个10k电阻和Vcc相连，设置段电流如图，工作时,MAX7219规定一次接收16位数据，在接收的16位数据中：D15~D12可以与操作无关，可以任意写入，D11~D8决定所选通的内部寄存器地址，D7~D0为待显示数据或是初始化控制字。在CLK脉冲作用下，DIN的数据以串行方式依次移入内部16位寄存器，然后在一个LOAD上升沿作用下，锁存到内部的寄存器中。注意在接收时，先接收最高位D16，最后是D0，因此，在程序发送时必须先送高位数据，在循环移位。工作时序图见图7。 由于51是8位单片机故需要分两次来送数据。 图7? 数据读写时序MAX7219与单片机的连接只需要3条线：LOAD（CS）片选引脚、CLK串行时钟引脚、DIN串行数据引脚。 Diode） 字形码 （共阳极） 字形码 （共阴极） 显示字形 字形码 （共阳极） 字形码 （共阴极） 0 C0H 3FH 9 90H 6FH 1 F9H 06H A 88H 77H 2 A4H 5BH B 83H 7CH 3 B0H 4FH C C6H 39H 4 99H 66H D A1H 5EH 5 92H 6DH E 86H 79H 6 82H 7DH F 8RH 71H 7 F8H 07H 熄灭 FFH