基于FPGA的直接数字频率合成器的设计实现.pdfVIP

2 0 0 4 年 8 月 ( ) Aug. 2 0 0 4 安庆师范学院学报 自然科学版 第 10 卷第 3 期 . 10 . 3 ( ) Vo l NO J ourna l of Anq ing Tea che rs Co llege Na tura l S c ience 基于 FPGA 的直接数字频率合成器的设计实现 朱 钰 铧 (安徽电子信息职业技术学院, 　安徽 蚌埠 233060) 　　摘　要: 介绍了用A ltera 公司的FPGA 器件(FL EX 10K20) 实现直接数字频率合成器的工作原理、设计思路 及如何与M atlab 软件接口进行设计验证。 关键词: 数字频率合成; 存储器; 低通滤波器; 电路 ( ) 中图分类号: 　TN 741　文献标识码: A 　　文章编号: 1007- 4260 2004 03- 0029- 03 　　1. DD S 电路的工作原理 目前高速实时信号生成的热点问题是直接数字频率合成( ) , 其基本结构可以分为相位累加型 DD S DD S 和数据存储型DD S。直接数字频率合成器(D irect D igital Syn thesizer) 是从相位概念出发直接合成 所需波形的一种频率合成技术。一个直接数字频率合成器由基准时钟、相位累加器、波形 、 转 ROM D A 换器和低通滤波器(L PF ) 构成。DD S 的原理框图如图 1 所示: 其中 为频率控制字、 为基准时钟, K fc N 为相位累加器的字长, D 为 ROM 数据 位及 转换器的字长。相位累加器在时 D A 钟 fc 的控制下以步长K 作累加, 输出N 位 二进制码作为波形 ROM 的地址, 对波形 ROM 进行寻址, 波形ROM 输出的幅码 ( ) 经 转换器变成阶梯波 ( ) , 再经低通滤波器平滑后就可以得到合成的信号波形了。合成的信 S n D A S t 号波形形状取决于波形ROM 中存放的幅码, 因此用DD S 可以产生任意波形。 2. DD S 电路的设计实现 ( ) 本文将设计完成一个频率和相位均可控制的具有正弦或余弦 当相位为 90 度时, 即为余弦 输出 的DD S, 频率和相位值的预置与调节由键盘输入, 累加器的字长N 为 10 位, 波形存储器的地址长度为 1000, 波形存储器输出的幅码位数为 8 位, 转换器选用 0832, 低通滤波器(