基于fpga的数字频率计的设计 毕业论文首选 (MAX_Plus_I.docVIP

本教程享有知识版权保护，非法传播必究。 数字电子技术实习 实习题目 数字频率计 指导教师 ××× ××× 班 级 ×××× 班 姓 名 ××× 学 号 ×××××× 北华大学电气信息工程学院  目 录 一、设计任务 1 1. 设计要求 1 2．扩展功能 1 二、设计过程 2 1．cymometer顶层原理图及仿真 2 2．count1k模块原理图及仿真 3 3．ctrl模块原理图及仿真 3 4．cout模块原理图及仿真 4 5．reg模块原理图及仿真 5 6．data_processor模块原理图及仿真 6 7．display模块原理图及仿真 12 三、安装调试 17 1．原理图编辑与编译 17 2．原理图仿真 17 3．引脚锁定 17 4．器件编程及配置 18 5．硬件调试 18 四、元件清单 19 五、实习心得 20 参考文献 21 一、设计任务 1. 设计要求 数字频率计是一种用来测试周期性变化信号工作频率的装置。其原理是在规定的单位时间（闸门时间）内，记录输入脉冲的个数。 设计一个数字显示的频率计。其设计要求如下： （1）频率计采用六位数码管显示； （2）频率测量范围为1Hz ~ 999KHz，用LED指示； （3）采用记忆显示方式，即在计数过程中不显示测试数据，待计数过程结束后显示测试结果，并将此结果保持到下一次计数结束。显示时间不小于1秒。 2．扩展功能 在上述设计的基础上进行改进，扩展如下功能： ① 增加频率测量范围：1Hz～999MHz，并带有测量数据溢出显示； ② 对测试信号的频率分为H、KH、MH三个频段量程,分别为1～999Hz、1～999KHz和1～999MHz； ③ 对于各频段量程,其数据显示采用四舍五入,并保留小数点后一位； ④ 对于高位0，具有屏蔽功能，即数码管不显示。 输入信号 显示器 说 明 TEST LED：8 7 6 5 4 3 2 1 250 Hz F = 2 5 0. 0 H H频段 749 456 Hz F = 7 4 9. 5 k H KH频段，并五入 6 342 540 Hz F = 6. 3 E H MH频段，四舍，并屏蔽 二、设计过程 1．cymometer顶层原理图及仿真 cymometer顶层原理图 cymometer顶层原理图仿真结果 cymometer顶层原理图时序分析 2．count1k模块原理图及仿真 count1k模块原理图 count1k模块仿真 3．ctrl模块原理图及仿真 ctrl模块原理图 ctrl模块仿真 4．cout模块原理图及仿真 cout模块原理图 cout模块仿真结果 cout10模块原理图 cout10模块原理图 5．reg模块原理图及仿真 reg模块原理图 reg模块仿真结果 6．data_processor模块原理图及仿真 数据处理器data_processor模块的原理图 数据处理器data_processor模块的仿真图 数据舍入电路data_round的原理图 数据舍入电路data_round的仿真图 二通道数据选择器2x4mux的原理图 二通道数据选择器2x4mux的仿真图 数据划分模块data_devide的原理图 数据划分模块data_devide的仿真图 四通道数据选择器4x4mux的原理图 四通道数据选择器4x4mux的仿真图 数据转换模块data_adjust原理图 数据转换模块data_adjust仿真图 比较-调整电路comp_adjust_1原理图 比较-调整电路comp_adjust_1仿真 比较-调整电路comp_adjust_2原理图 比较-调整电路comp_adjust_2仿真 比较-调整电路comp_adjust_3原理图 比较-调整电路comp_adjust_3仿真 数据组合电路data_make_up原理图 数据组合电路data_make_up仿真 数据屏蔽模块data_shield的原理图 数据屏蔽模块data_shield仿真 7．display模块原理图及仿真 改进后的显示电路display原理图 改进后的显示电路display仿真 8x4mux通道选择器的原理图 8x4mux通道选择器仿真 七段译码器encoder的原理图 七段译码器encoder仿真 16x8mux模块的原理图 16x8mux模块仿真 小数点显示电路dec_disp原理图 小数点显示电路dec_disp原理图及仿真 位显示控制电路led_8_7的原理图 位显示控制电路led_8_7仿真 三、安装调试 1．原理图编辑与编译 1