MCF5213数据手册--GPIO.docVIP

第11章 通用I/O模块111简介与外设相连的很多引脚，可以有多种不同的功能。不，引脚可作为通用数字I/O引脚。在，引脚功能不支持。 数字I/O引脚为8位端口。一些口没有使用所有8位。每个端口配置，监测和控制引脚。图111是MCF5213端口框图。 2．11概述MCF5213的端口模块控制如下外部引脚配置： ?外部总线访问?芯片选择?调试数据?处理器状态?FlexCAN发射/接收数据?2C串行控制?QSPI ?异步发送/接收?32位的DMA定时器 3．11特性MCF5213端口有如下特性： ?控制所有端口?所有端口数字I/O?寄存器： -存储输出数据-控制引脚的数据方向-读引脚状态-输出引脚数据寄存器信号说明参照第2章， “信号说明”。 11.5内存映射/寄存器定义11.5.1端口存储器表11-1总结了MCF5213端口地址空间所有。地址IPSBAR地址。 用户模式访问。用户模式访问，没有周期终止错误。说明11.6.1端口输出数据寄存器（PORTn ） PORTn储存数据来驱动相应的口时引脚配置为数字输出。完整的8位PORTn寄存器如图11-2。其余PORTn使用少于8位。其位定义如图11-3，图11-4，图11-5，和图116。表112，适用于所有PORTn。 PORTn寄存器可读/写。，PORTn寄存器所有位。 读PORTn返回当前值，而不是。 PORTn位可以通过PORTn寄存器，或通过PORTnP / SETn寄存器相应的位。PORTn位可以PORTn寄存器，或CLRn寄存器相应的位。 11.6.2端口数据方向寄存器（DDRn ） DDRn控制引脚，引脚配置为数字I/O完整的8位DDRn寄存器如图11-。其余DDRn使用少于8位。其位定义如图11-，图11-，图11-，和图11。表11，适用于所有DDRn。 DDRn寄存器可读/写。，所有DDRn位。 DDRn寄存器的相应位可以配置相应引脚为输出。。11.6.3端口引脚电平/置位引脚寄存器（PORTnP/SETn） PORTnP/SETn反映了当引脚配置为数字I/完整的8位PORTnP/SETn寄存器如图11-。其余PORTnP/SETn使用少于8位。其位定义如图11-，图11-，图11-，和图11。表11，适用于所有PORTnP/SETn。 PORTnP / SETn寄存器，可读/写。，PORTnP/SETn。 读PORTnP/SETn返回当前。 PORTnP/SETn寄存器PORTn相应的位。写0没有影响。11.6.4端口清零寄存器（CLRn） 写0到CLRn相应的PORTn。写1没有任何影响。 读CLRn返回0 。 有完整的8位CLRn寄存器如图11-。其余CLRn使用少于8位。其位定义如图11-，图11-，图11-，和图11。表11，适用于所有CLRn。 CLRn寄存器可读/写。 11.6.5引脚分配寄存器所有引脚登记册读/写。参考表2-1给每个引脚分配不同的功能。 一些信号可以被分配到不同的引脚（见表2-1）。但是，在同一时间一个信号不应被不止一个引脚。如果一个信号同时分配给两个或两个以上的引脚，其结果未定义。 11.6.5.1双功能引脚分配寄存器双功能引脚分配寄存器允许每个引脚或GPIO功能。11-6，适用于所有双功能寄存器。11.6.5.2四功能引脚分配寄存器四功能引脚分配寄存器允许每个引脚为和GPIO（四）能。11-7，适用于所有功能寄存器。11.6.5.3端口NQ引脚分配寄存器（PNQPAR ） NQ寄存器（ PNQPAR ）有四功能（用于IRQ1 ）和双功能引脚。参照表11-6和表11-7。PNQPAR寄存器默认为主要职能（中断），而不是GPIO。11.6.6 PAD控制寄存器11.6.6.1Slew Rate寄存器（PSRR ） Slew Rate寄存器（PSRR ）读/写。0在单模式（MCF5213默认）1（EzPort和快速模式。Slew Rate寄存器控制位对应表2-1每个引脚。11.6.6.2 引脚驱动强度寄存器(PDSR) 引脚驱动强度寄存器(PDSR)可读/写。0在单模式（MCF5213默认）1（EzPort和快速模式。控制位对应表2-1每个引脚。中断端口模块不产生中断请求。