基于LPC2131的频率计ARM频率计课程设计.docVIP

ARM课程设计 设计名称： 基于LPC2131的频率计 所在学院：电气与控制工程学院 专业班级：测控技术与仪器 0902 学生姓名： 雷军 魏璐 学生学号： 0906070225 0906070227 指导老师：黄梦涛 李红岩 完成时间：2013/01/04 目录 一、概述 2 1.1课题设计的背景 2 1.2课题研究的目的和意义 2 1.3、ARM开发板(简介) 3 1.4、LPC2131微控制器 4 二、 方案设计 5 三、 硬件设计 6 3.1 硬件设计原理图及其介绍 6 3.2 电源 6 3.3 1602字符型LCD 7 3.3.1 字符集 8 3.3.2显示地址 8 3.4 软件设计 9 四、参考文献 9 五、心得体会 10 心得体会一（雷军） 10 心得体会二（魏璐） 11 六、附件 11 基于LPC2131的频率计 一、概述 1.1课题设计的背景 数字频率计[1](DFM)是电子测量与仪表技术最基础的电子仪表类别之一, 数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器ARM 公司是专门从事基于RISC 技术芯片设计开发的公司，作为知识产权供应商，本身不直接从事芯片生产，靠转让设计许可由合作公司生产各具特色的芯片，世界各大半导体生产商从ARM公司购买其设计的ARM 微处理器核，根据各自不同的应用领域，加入适当的外围电路，从而形成自己的ARM 微处理器芯片进入市场。目前，全世界有几十家大的半导体公司都使用ARM 公司的授权，因此既使得ARM 技术获得更多的第三方工具、制造、软件的支持，又使整个系统成本降低，使产品更容易进入市场被消费者所接受，更具有竞争力。 读取／储存 架构 不支援地址不对齐内存存取（ARMv6内核现已支援） 正交指令集（任意存取指令可以任意的寻址方式存取数据Orthogonal instruction set） 大量的16 × 32-bit 寄存器阵列（register file） 固定的32 bits 操作码（opcode）长度，降低编码数量所产生的耗费，减轻解码和流水线化的负担。 大多均为一个CPU周期执行。 为了补强这种简单的设计方式，相较于同时期的处理器如Intel 80286和Motorola 68020，还多加了一些特殊设计： 大部分指令可以条件式地执行，降低在分支时产生的负重，弥补分支预测器（branch predictor）的不足。 算数指令只会在要求时更改条件编码（condition code） 32-bit筒型位移器（barrel shifter）可用来执行大部分的算数指令和寻址计算而不会损失效能 强大的索引寻址模式（addressing mode） 精简但快速的双优先级中断子系统，具有可切换的暂存器组 1.4、LPC2131微控制器 1、简介 LPC2131/2132/2138 是基于一个支持实时仿真和跟踪的16/32 位ARM7TDMI-STM CPU，并带有32kB、64kB 和512kB 嵌入的高速Flash 存储器。128 位宽度的存储器接口和独特的加速结构使32 位代码能够在最大时钟速率下运行。对代码规模有严格控制的应用可使用16 位Thumb 模式将代码规模降低超过30%，而性能的损失却很小。较小的封装和很低的功耗使 LPC2131/2132/2138 特别适用于访问控制和POS 机等小型应用中；由于内置了宽范围的串行通信接口和8/16/32kB 的片内SRAM，它们也非常适合于通信网关、协议转换器、软件 modem、语音识别、低端成像，为这些应用提供大规模的缓冲区和强大的处理功能。多个32 位定时器、1个或2 个10 位8 路的ADC、10 位DAC、PWM 通道、47 个GPIO 以及多达9 个边沿或电平触发的外部中断使它们特别适用于工业控制应用以及医疗系统。 2、主要性能 a、 8/16/32kB 的片内静态RAM 和32/64/512kB 的片内Flash 程序存储器。128 位宽度接口/加速器可实现高达60 MHz 工作频率。 b、 1 个（LPC2131/2132）或2 个（LPC2138）8 路10 位的A/D 转换器，共提供16 路模拟输入，每个通道的转换时间低至2.44us。 c、 1 个10 位的D/A 转换器，可产生不同的模拟输出。（仅适用于LPC2132/2138） d、 2 个32 位定时器/计数器（带