CPLD可编程数字信号发生器通信原理实验正文.docVIP

实验一 CPLD可编程数字信号发生器实验 实验项目名称：CPLD可编程数字信号发生器 实验项目性质：验证性 所属课程名称：数字通信原理 实验计划学时：2 一、实验目的 1．熟悉各种时钟信号的特点及波形 2．熟悉各种数字信号的特点及波形 二、实验电路的工作原理 1、CPLD可编程模块电路的功能及电路组成 图2-1是CPLD可编程模块的电路图。 CPLD可编程模块（芯片位号：U101）用来产生实验系统所需要的各种时钟信号和数字信号。它由CPLD可编程器件ALTERA公司的EPM7128(或者是Xilinx公司的XC95108)、编程下载接口电路（J101）和一块晶振（OSC1）组成。晶振用来产生系统内的16.384MHz主时钟。本实验要求参加实验者了解这些信号的产生方法、工作原理以及测量方法，才可通过CPLD可编程器件的二次开发生成这些信号，理论联系实践，提高实际操作能力。 2、各种信号的功用及波形 CPLD型号为EPM7128由计算机编好程序从J101下载写入芯片，为晶体频率为16.384MHz，经8分频得到2.048MHz主时钟，面板测量点与EPM7128各引脚信号对应关系如下： SP101 2048kHz主时钟方波 对应U101EPM7128 11脚 SP102 1024kHz