基于CPLD和单片机的频率计设计20237.doc

基于CPLD和单片机的频率计设计 引言： 随着电子技术与计算机技术的不断发展，以单片机为核心的测量控制系统层出不穷。在被测信号中，较多的是模拟和数字开关信号，而且还经常遇到以频率为参数的被测信号，例如流量、转速、晶体压力传感器以及经过参变量一频率转换后的信号等。本次试验采用测频法，通过方案优化，达到了较高的精度。 该测频系统的设计采用AT89C51单片机和具有内部结构重组、现场可编程的CPLD芯片相结合起来，实现了对IHz~10MHz信号频率的高精度测量。系统的整体稳定性和精度较高，达到了测频对精准度的要求。 正文： 实验设计原理 1.1 实验基本框架 图一 传统的测频原理是在一定的时间间隔T内测某个周期信号的重复变化次数N，其频率可表示为f=N/T，其原理框图如图2所示。这种测量方式的精度随被测信号频率的下降而降低。 图二 关于误差的分析将在下文中阐述。 1.2 本实验采用等精度测频的原理为： 首先，Clock即标准时钟信号进过分频产生周期为1.25s,占空比为80%的闸门信号，从而闸门宽度为1s，将分频产生的信号和被测信号相与的结果即为计数器的技术时钟信号，在这1s的时间宽度内技术到的结果就是被测信号的频率值，通过多路选择器，有单片机