基于CPLD的简易数字频率计的设计.pdfVIP

2011年 lO月 1日 现代电子技术 0ct．2Ol1 第 34卷第 19期 ModernElectronicsTechnique Vo1．34NO．19 基于CPLD的简易数字频率计的设计 张 洋 (重庆市三峡师范学校 ，重庆 404000) 摘 要 ：CPLD器件的出现给现代 电子设计带来 了极大的方便和灵活性，使复杂的数字电子系统设计 变为芯片级设计 ， 同时还可以很方便地对设计进行在线修改。首先介绍 了频率计 的测频原理，然后利用 CPLD芯片进行测频计数 ，从而实现 了简易数字频率计的设计 。此频率计的设计采用基于 VHDL的 “Top-Down”(自上而下)的设计方法 ，从 系统总体要求 出发， 自上而下地逐步将设计 内容细化，最后完成系统硬件的整体设计。所设计的电路在 Gw48系列SoPC／EDA实验箱上通过硬 件仿真 ，下载到 目标器件上运行 ，能够满足实际测量频率的要求 。 关键词 ：CPLD；VHDL；频率计 ；设计 中图分类号 ：TN409—34 文献标识码 ：A 文章编号 ：1004—373X(2011)19-0183—04 DesignofSimpleDigitalFrequencyM eterBasedonCPLD ZHANG Yang (ChongqingThreeGorgesNormalUniversity，Chongqing404000，China) Abstract：ThecomponentofCPLD providedenormousconvenienceandflexibilityforthemodernelectronicdesign，which changedthecomplicateddigitalelectronicsystem design intochipdesignandperformedtheonlinemodificationforthedesign conveniently．Thefrequencymeasurementprincipleofthefrequencymeterisintroduced，themethodofusingCPLD tocount thefrequencyofthesignalforcompletingthedesignofthesimpledigitalfrequencymeterisproposed．Thefrequencymeter usedtheVHDL—based”Top—Down”designmethod，setoutthetotalrequirementofsystem ，refinedthedesigncontentby ”Top—Down”methodandachievedthedesignofhardwarefinally．Thedesignedcircuitwassimulated，programmedontheaim deviceand ran on series SoPC ／EDA experiment chest． The design can meetthe requirementof the practical frequencymeasurement． Keywords：CPLD ；VHDL；frequencymeter；design 0 引 言 1 测频原理 目前 已经有不少文献分别从不同的角度对此 问题 1．1 频 率 的定 义 进行了讨论和研究。有基于 FPGA 实现 的，FPGA 的 频率定义为在单位时间内，记录被测信号的变化周 保密性差，它的分段式