电子电工综合实验分析报告数字计时器.docVIP

电子电工综合实验Ⅱ 设计报告 题目：数字计时器设计 院 系：电光学院 专 业：电子信息工程 姓 名：王 蒙 学 号：0704210145 指导教师：电子技术中心 时 间：2009、 09、10 目录 摘要 关键词………………………………………………………………2 实验目的………………………………………………………………3 实验要求………………………………………………………………3 三、实验内容…………………………………………………………………………3 四、实验器件…………………………………………………………………………3 五、实验原理…………………………………………………………………………4 1.脉冲发生电路………………………………………………………………5 2.计时电路………………………………………………………………………6 3.译码显示电路………………………………………………………………7 4.校分电路………………………………………………………………………9 5.清零电路………………………………………………………………………10 6.报时电路……………………………………………………………………11 六、总引脚接线图和总逻辑图……………………………………11 七、实验思考……………………………………………………………14 八、实验中遇到的问题、问题出现的原因及解决问题的方法…………………………………………………………………………14 九、实验总结体会……………………………………………………………15 十、参考文献………………………………………………………………………16 十一、致谢………………………………………………………………………………16 附录： 实验器件管脚图…………………………………………………………17 摘 要: 数字计时器由计时电路、译码显示电路、电路等几部分组成 关键词: 计时器 译码 校分 清零 报时 正 文: 一、实验目的 掌握常见集成电路的工作原理和使用方法。 学会单元电路的设计方法。 二、实验要求 本实验采用中小规模集成电路设计一个数字计时器。数字计时器是由脉冲发生电路，计时电路，译码显示电路，和控制电路等几部分组成。其中控制电路由清零电路，校分电路，和报时电路组成。 1.设计一个脉冲发生电路，为计时器提供1HZ脉冲、为报时电路提供驱动蜂鸣器的500HZ,1KHZ的脉冲信号，为校分电路提供2HZ的脉冲信号。 2. 设计一个计时电路，完成0分00秒到59分59秒的计时功能。 3. 设计报时电路，使数字计时器从59分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即59分53秒、59分55秒、59分57秒发低音（频率500Hz），59分59秒发高音（频率1kHz） 4. 设计校分电路，在任何时候，拨动校分开关，可进行快速校分。 5．设计清零电路，具有开机自动清零功能，并且在任何时候，按下清零开关，计时器清零。 6．系统级联调试，将以上电路进行级联完成计时器的所有功能。 三、实验内容 设计、安装、调试信号源电路，。 设计、安装、调试计数、译码显示电路，实现计时。 设计、安装、调试报时电路，实现、、三声低声（声音频率为），一声高声（声音频率为）的发生效果。 设计控制电路：①任意时刻复位（通过开关） ②快速校分功能（通过开关） 四、实验器件 型号 数量 型号 数量 NE555 1 74LS74 1 CD4040 1 电容 1 CD4511 4 电阻 4 CD4518 2 电阻 1 74LS00 3 电阻 74LS21 3 双字共阴显示器 2 74LS20 1 五、实验原理 数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成。具体的原理框图如下： 下面对数字计时器的工作原理按其组成进行说明。 1.脉冲发生电路 脉冲发生电路是为计时电路提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。用器件产生振荡脉冲，然后用CD4040进行分频，得到需要的脉冲。NE555产生频率为，CD4040为12位二进制串行分频器，最大分频系数是212。 ，即从1号管脚可以输出秒脉冲信号。同理， 从15号管脚可输出脉冲 从6号管脚可输出近似脉冲 从7号管脚可输出近似脉冲 逻辑图如下： 接线图如下： 2.计时电路 计时电路的计数器，采用二－十进制加法计数器CD4518来实现。 CD451