在高速电路中最小化信号反射具有阻抗匹配的多层互联结构综合分析说明.docVIP

在高速电路中最小化信号反射具有阻抗匹配的多层互联结构 Soorya Krishna K and M. S. Bhat 摘要——集成电路工作在吉赫兹(GHz)频率时通过互联结造成的阻抗不匹配引起的信号反射，是信号完整性的一个主要问题。在此文章中，我们提出一个方法来减少这种通过诱导信号反射在芯片上的总体的互联线。我们可以得出，在交界片上适当加入一个电容性负载，可以实现阻抗匹配，并派生出用来确定被添加在互联结的电容的表达式。仿真结果表明，在1GHz到10GHz的频率范围内使用65nm技术这种方法使得信号反射减小至少-10dB。以下提出的方法是检测两种类型的模型：(i)通过一个单一的连接点连接两个互联层。(ii)从6层到1层通过5个过孔的两个互联层。 索引——互连线，信号反射，过孔 I、简介 数百万个元器件集成在单一集成电路（IC）芯片上的超大规模集成电路（VLSI）技术已经超过了8个金属层[1]，紧密地放置在不同的互联层的IC芯片和被广泛使用的通孔来连接不同的金属层。随着数据通信速度超过1千兆比特每秒的增加，在成功传输数据方面，信号完整性成为越来越重要的角色。在交界处阻抗的不连续和整体的互连线导致了信号反射和信号的损失。在信号的传输中，为了增加效率，设计师尽可能的消除每一个沿高速信号路径的阻抗不匹配，因为这些不连续性会产生抖动，降低眼图的张开率和最大限度的传输数据。两个金属层过孔之间不恰