24进制数字电子钟时计器、译码显示电路研究设计论文.docVIP

湖南人文科技学院 课程设计报告 课程名称：程设计 设计题目： 系 别： 专 业： 班 级： 学生姓名: 学 号： 起止日期: 指导教师: 教研室主任： 指导教师评语： 指导教师签名： 年 月 日 成绩评定 项 目 权重 成绩 1、设计过程中出勤、学习态度等方面 0.2 2、课程设计质量与答辩 0.5 3、设计报告书写及图纸规范程度 0.3 总 成 绩 教研室审核意见： 教研室主任签字： 年 月 日 教学系审核意见： 主任签字： 年 月 日 摘 要 数字钟是一种用数字电路技术实现时计时的装置，与机械式时钟相比具有更高的准确性和直观性。此次设计与制数字钟集成电路的引脚安排逻辑功能及使用方法数字钟的原理LED数码管利用555设计一个多谐振荡器各功能模块在QuartusⅡ软件中先由VHDL语言描述出，然后将其打包成可调用的元件，再利用原理图输入法将各模块按功能连接起来就得到顶层文件的原理图。这时，再进行时序仿真、引脚锁定和嵌入逻辑分析仪之后，就编译下载至硬件中，选择正确的模式和各种设置后即可实现这次设计所要求的功能。 目录 设计要求 1 前言 1 1.方案论证与对比 2 1.1 方案一 2 1.2 方案二 2 1.3 两种方案的对比 3 2、各功能模块设计 3 2.1 计数器电路 3 2.2 译码驱动电路 5 2.3 共阴极七段数码管显示器 6 3、调试与操作说明 8 3.1 电路仿真效果图 8 3.2 Protel电路印刷板原理图及印刷板制版电路图 9 3.3 实际电路系统的制作及测试 10 3.4 电路板的测试情况、参数分析与实际效果 10 4、心得与体会 11 5、元器件及仪器设备明细 12 6、参考文献 12 7、致谢 13 24进制电子数字钟时计数、译码器、显示电路 设计要时间以24为一个周期LED数码管首先由实验室提供震荡周期为一秒的标准秒脉冲，由74LS160采用同步清零法组成二十四进制时计数器，使用74LS48为驱动器，共阴极七段数码管作为显示器。 图1 方案一结构图 1.2 方案二 二、如图2所示：首先由实验室提供震荡周期为一秒的标准秒脉冲，由74LS160采用异步清零法组成二十四进制时计数器，使用74LS48为驱动器，共阴极七段数码管作为显示器。 图2 方案二结构图 1.3 两种方案的对比 相同点：两方案基本的设计思想相同能模块设计74LS00（图2-1-2）和一片非门74LS04（图2-1-3）。由外加送来的进位脉冲送入个位计数器，电路在进位脉冲的作用下按二进制自然序依次递增1，当计数到24，这个位输出0（也就是），十位输出0010（也就是2），十位计数器只有QC端有输出，个位计数器只有QB端有输出，将QC、QB端接一个二输入与非门，与非门输出一路先送入十位计数器的清零端然后取反送入或非门的另一个输入端，输出接个位计数器的清零端，其每10清零并向十位计数器送进位脉冲，当十位输出为二，个位输出为时，将整个电路清零，完成24的显示译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态,并且为保证数码管正常工作提供足够的工作电流。常用的7段译码驱动器属TTL型的有74LS47、74LS48等，CMOS型的有CD4055液晶显示驱动器等。74LS47为低电平有效，用于驱动共阳极的LED显示器，因为74LS47为集电极开路（OC）输出结构，工作时必须外接集电极电阻。74LS48为高电平有效，用于驱动共阴极的LED显示器，其内部电路的输出级有集电极电阻，使用时可直