第2章.89C51硬件结构和原理(补充灌电流与拉...【单片机课件】.pptVIP

2.5.3 复位电路 只要在单片机的RST引脚上加上高电平，就可以了。为了达到这个要求，可以用很多种方法，右图为其中一种方法。 2.6 89C51单片机的低功耗工作方式 0 0 进入空闲方式 IDL=0,89C51进入空闲动作方式。CPU此时得不到时钟信号，而中断、串行口、 定时器等仍在时钟控制下正常运行。 0 振荡器不工作 掉电方式下（PD=0），振荡器冻结。 与门 2.6.1 方式的设定 注意：如果PD位和IDL位同时置“1”，则PD优先（即 为掉电方式。 当89C51复位时，PCON的值为：0XXX000B 2.6. 2 空闲工作方式 系统在空闲工作方式时，CPU内部状态维持不变，即堆栈指针SP、程序计数器PC、程序状态字PSW、累加器ACC所有的内容不变，端口状态不变。ALE和PSEN保持高电平。 系统退出空闲方式的方法：①任何的中断请求被响应都可由硬件使IDL位清0，使系统中止空闲工作方式；②由硬件复位（即按复位键）。 2.6. 3 掉电（停机）工作方式 内部振荡器停止工作（即没有振荡时钟），故所有的功能部件都停止工作。内部RAM区和SFR中的内容被保留，而端口的输出状态值都保存在对应的SFR中。ALE和PSEN都为低电平。 退出掉电方式的唯一方法：硬件复位。复位后所有SFR中的内容被初始化，但片内RAM区的数据不变。 在掉电工作方式下，Vcc可降到2V，退出掉电方式之前，Vcc必须恢复正常的工作电压值。 2.7 输入/输出端口结构 场效应管（复习） 当G = 0 时，场效应管截止； 当G = 1 时，场效应管导通。 2.7.1 P0口 下图为P0口的某位P0.n(n=0~7)结构图，它由一个输出锁存器、 两个三态输入缓冲器和输出驱动电路及控制电路组成。 P0口既可以作为I/O用，也可以作为地址/数据线用。 三态缓冲器 与门 多路开关 一、P0口作为一般I/O口使用 ①P口用作输出口时 CPU发出控制电平“0”（即：硬件自动使“控制” =0）封锁“与门”，将输出上 拉场效应管T1截止，同时使多路开关MUX把锁存器的输出端 Q与场效应管T2 栅极接通。 ① P0口用作输入口时 输入时----分读引脚或读锁存器。 读引脚：由传送指令(MOV)实现。 下面的缓冲器2用于读端口引脚数据，当执行一条由端口输入的指令时，读脉冲把三态缓冲器2打开，这样端口引脚上的数据经过缓冲器读入到内部总线。 第1步：输入时，先向锁存器“写”1。指令为：SETB P0.n 或： MOV P0，#0FFH 1 1 0 0 T2截止 第2步：引脚信号 “读引脚”信号有效，缓冲器2打开 ① P0口用作输入口时 ② 输入时----分读引脚或读锁存器 读锁存器：有些指令 如：ANL P0，A 称为“读-修改-写” 指令， 需要读锁存器。 缓冲器1用于读端口锁存器数据。 原因： 如果此时该端口的负载恰是一个晶体管基极，且原端口输出值 为1，那么导通了的PN结会把端口引脚高电平拉低；若此时直 接读端口引脚信号，将会把原输出的“1”电平误读为“0”电平。 现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器就 为读锁存器Q端信号而设，读输出锁存器可避免上述可能发生 的错误。 准双向口 从图中可以看出，在读入端口数据时，由于输出驱动FET并接 在引脚上，如果T2导通，就会将输入的高电平拉成低电平，产 生误读。所以在端口进行输入操作前，应先向端口锁存器写 “1”，使T2截止，引脚处于悬浮状态，变为高阻抗输入。这就 是所谓的准双向口。 二、 P0口作为地址/数据总线使用 在系统扩展时，P0端口作为地址/数据总线使用时。 执行“MOVX”指令或 EA =0 时执行“MOVC”指令时，内部硬件自动使“控制” =1。 ①P0口用作输出地址/数据总线。 ② P0引脚输出地址/输入数据 输入信号是从引脚通过输入缓冲器进入内部总线。 此时，CPU自动使MUX向下，并向P0口写“1”，“读引脚”控制 信号有效，下面的缓冲器打开，外部数据读入内部总线。 2.7.2 P1口 它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成----准双向口。 2.7.3 P2口 P2口作为普通I/O口 CPU发出控制电平“0” ，使多路开关MUX倒向锁存器输出Q端，构成一个准双 向口。其功能与P1相同。 2.7.3 P2口 2. P2口作为地址总线 在系统扩展片外程序存储器扩展数据存储器且容量超过256B (用MOVX @DPTR指令)时，CPU发出控制电平“1”，使多路开关MUX倒内 部地址线。此时，P2输出高8位地址。 2.7.4