2014年单片机课程设计——智力竞赛的抢答器设计.docVIP

一．需求分析 1.设计目的 现如今电视节目日益丰富其中的竞赛环节也越来越多，其中智力抢答器是不可或缺的器材。在本学期学习了单片机这门课之后，我们小组成员觉得可以试着自己来实现抢答器的功能，令它能准确、公正、直观地判断出第一抢答者，并通过抢答器的数码管显示和蜂鸣器报警指出抢答组别。我们最终做出一种数字式抢答器的设计方案,通过Proteus设计完成,利用WAVE6000软件编辑程序，仿真验证,适用于多种竞赛场合。 2.设计要求 设计一个用于智力竞赛的抢答器，其功能的实现是由单片机控制的，满足 （1）能容许2-6组进行抢答。 （2）能显示抢答组号。 （3）各组记分，并能记分显示。 （4）比赛结束时，能发出报警声。 二．设计方案 在设计中采用的单片机是AT89C51，它主要负责控制各个部分协调工作。P1.0和P1.7由裁判控制,分别是抢答开始和停止键。P1.1—P1.6是6组抢答的输入口，按下对应按钮即为抢答。P0口为数码管的段选口，位选口用的是P2口的低4位,外部中断0。外部中断1，P3.3用于控制有组答题完成后结束计时。P3.4—P3.5分别实现了分数的加一和减一。P3.6为蜂鸣器的控制口。外部中断和内部中断并存，单片机有硬件复位端,只要输入持续4个7SEG-MPX4-CC-BLUE显示，它是共阴极的由高电平点亮。系统仿真用到了WAVE6000和Proteus软件，通过仿真可以显示所设计系统的功能,对于程序的调试等有很大的帮助。 三．硬件设计 1.电路原理图 图3.1 电路原理图 2.总体设计电路图 整个系统分为：外部振荡电路、复位电路、 加减分电路及蜂鸣器报警电路、 抢答电路及裁判控制开始停止电路、数码管显示电路几个部分 本设计的核心是单片机AT89C51。 AT89C51 提供以下标准功能：4k 字节Flash 闪速存储器，128字节内部RAM，32 个I/O 口线，两个16位定时/计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。 振荡电路使用外部振荡电路，由两个1nF的电容和一个晶体振荡、外部振荡电路。 图3.2.1 晶振振荡电路 外部中断和内部中断并存，单片机有硬件复位端,只要输入持续4个机器周期的高电平即可实现复位。硬件复位后的各状态可知寄存器及存储器的值都恢复到了初始值。因为本设计功能中有倒计时时间的记忆功能，所以不能对单片机进行硬件复位，只能用软复位。软复位实际上就是当程序执行完毕之后,将程序指针通过一条跳转指令让它跳转到程序开始。 图3.2.2 复位电路 P3.3接口的开关按下意味着答题结束，P3.4接口开关表示给抢答相应组加上一分，P3.5接口开关按下表示相应组减去一分。 裁判示意开始抢答、有组抢答成功、违规抢答、最后5s倒计时都会触发蜂鸣器发出警报。P3.6为蜂鸣器控制口。 图3.2.3 加减分电路及蜂鸣器报警电路 P1.0和P1.7由裁判控制,分别是抢答开始和停止键。P1.1-P1.6是6组抢答的输入口,按下按钮抢答。 图3.2.4 抢答电路及裁判控制开始停止电路 采用排阻RESPACK-8来做为上拉电阻，排阻一般应用在数字电路上，通常作为某个并行口的上拉或者下拉电阻用。排阻具有方向性，与色环电阻相比具有整齐、少占空间的优点，比用若干只固定电阻更方便。 图3.2.5 排阻RESPACK-8 数码管7SEG-MPX4-CC-BLUE，它是共阴极的数码管 图3.2.6 抢答开始 允许抢答后，开始倒计时从15s直到0s。在最后5s蜂鸣器会发出警报。 图3.2.7 抢答倒计时 第四组抢答，答题时间有30s，在最后5s蜂鸣器会发出警报。 图3.2.8 第四组答题及答题倒计时 若还没有允许抢答就有人按下抢答器，那么蜂鸣器会发出警报，并显示是哪一组违规抢答。如图为第二组违规抢答 图3.2.9 第二组违规抢答 如图为第四组回答正确加一分 图3.2.10 第四组答题正确加一分 如图为第四组回答错误减一分 图3.2.11 第四组答题错误减一分 四．程序框图 图4.1 程序流程图 课程设计总结 在这次课程设计中，我们运用到了以前所学的专业课知识，如：汇编语言、模拟和数字电路知识等。虽然过去从未独立应用过