2015年学习笔记.docVIP

重要参考文献: LM3S1138控制器中文资料 Hw_types.h 包含布尔类型 tBoolean、硬件寄存器访问宏。 HWREG(X) 以全字32位访问寄存器 HWREGH(X) 以半字16位访问寄存器 HWREGB(X) 以字节方式8位访问寄存器 学习bit-band技术 采用“bit-band”后成为“直接读”和“直接写”，效率明显提高。 在整个4GB存储空间里划分出了2个位操作区域，可以分别支持对片内SRAM和片内外设的位操作（单一BIT的原子操作仅适用于2个区域） 片上SRAM 00 1M位带区 00x23FFFFFF 32M位带别名区 片上外设 00 1M位带区 00x43FFFFFF 32M位带别名区 内部私有外设总线 NVIC, FPB, DWT和ITM。？ 专用外设总线 仪表跟踪宏单元（ITM） 数据观察点和跟踪（DWT） Flash 修补和断点（FPB） 嵌套向量中断控制器（NVIC） 跟踪端口的接口单元（TPIU） 宏函数HWREGBITW( ) 以“bit-band”位操作访问全字寄存器x当中的第b位 x：位于bit-band区的全字地址，取值00x200FFFFC或00x400FFFFC b：位地址，取值范围是0～31 宏函数HWREGBITH( ) x：位于bit-band区的半字地址，取值00x200FFFFE或00x400FFFFE b：位地址，取值范围是0～15 宏函数HWREGBITB( ) x：位于bit-band区的字节地址，取值00x200FFFFF或00x400FFFFF b：位地址，取值范围是0～7 GPIO学习 在Stellaris系列ARM里，GPIO管脚可以被配置为多种工作模式，其中有3种比较常用：高阻输入、推挽输出、开漏输出。 每个GPIO端口包含8个管脚，如PA端口是PA0～PA7 开漏输出结构没有内部上拉，因此在实际应用时通常都要外接合适的上拉电阻（通常采用4.7～10kΩ）开漏输出的另一种用途是能够方便地实现不同逻辑电平之间的转换。 GPIO内部具有钳位保护二极管。其作用是防止从外部管脚Pin输入的电压过高或者过低 SysCtlPeripheralEnable(SYSCTL_PERIPH_GPIOB); // 使能GPIOB模块 几个函数用来设置GPIO管脚的方向和模式、电流驱动强度和类型。但是在我们的实际编程当中它们并不常用，而是采用更加方便的GPIOPinType系列函数来代替。 设置所选GPIO端口指定管脚的方向和模式 1 ) void GPIODirModeSet(unsigned long ulPort, unsigned char ucPins, unsigned long ulPinIO) ulPort：所选GPIO端口的基址，应当取下列值之一： GPIO_PORTA_BASE // GPIOA的基址（0 GPIO_PORTB_BASE // GPIOB的基址（0 GPIO_PORTC_BASE // GPIOC的基址（0 GPIO_PORTD_BASE // GPIOD的基址（0 GPIO_PORTE_BASE // GPIOE的基址（0 GPIO_PORTF_BASE // GPIOF的基址（0 GPIO_PORTG_BASE // GPIOG的基址（0 GPIO_PORTH_BASE // GPIOH的基址（0 AHB功能（GPIO高速总线访问）。如果已经用函数SysCtlGPIOAHBEnable( )使能了AHB功能，则ulPort应当取下列值之一： GPIO_PORTA_AHB_BASE // GPIOA的AHB基址 GPIO_PORTB_ AHB_BASE // GPIOB的AHB基址 GPIO_PORTC_ AHB_BASE // GPIOC的AHB基址 GPIO_PORTD_ AHB_BASE // GPIOD的AHB基址 GPIO_PORTE_ AHB_BASE // GPIOE的AHB基址 GPIO_PORTF_ AHB_BASE // GPIOF的AHB基址 GPIO_PORTG_ AHB_BASE // GPIOG的AHB基址 GPIO_PORTH_ A