- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第2章 大规模可编程逻辑器件 每个FLEX10K器件包含一个实现存储和专用逻辑功能的嵌入阵列和一个实现一般逻辑的逻辑阵列。 嵌入阵列由一系列嵌入阵列块(EAB)构成。实现存储功能时,每个EAB提供2048比特,可以用来完成RAM、ROM、双口RAM或者FIFO功能。实现逻辑功能时,每个EAB可实现100~600门,可实现乘法器、微控制器、状态机和DSP等复杂的逻辑功能。 逻辑阵列由逻辑块(LAB)构成。每个LAB包含8个逻辑单元和一个局部连接。每个逻辑单元有一个4输入查找表、一个可编程触发器和一个实现进位和级联功能的专用信号路径。 1、FLEX10K器件特性 2、FLEX10K的内部结构 1)嵌入阵列块EAB 2)逻辑阵列块LAB 3)逻辑单元LE 4)快速通道互连 5)I/O单元IOE * * 了解常见大规模逻辑器件的结构; 学会选用不同类型的可编程逻辑器件。 原理图 (或VHDL文本编辑) 综合 FPGA/CPLD 编程下载 FPGA/CPLD 器件和电路系统 时序与功能 仿真 修改 FPGA/CPLD 适配 逻辑综合器 逻辑综合器 可编程逻辑器件CPLD / FPGA设计流程 开发工具——MAX+PLUS Ⅱ 计算机打印口 下载电缆 CPLD/FPGA适配板 或含CPLD/FPGA数字系统板 下载芯片(编程) 适配板(含芯片)介绍 下载编程端口 适配口 IC座 适配口:CPLD/FPGA芯片与数字系统(电路)的连接端子,包括:电源、时钟,更多的是可编程的I/O口 70年代 80年代 90年代 PROM 和PLA 器件 改进的 PLA 器件 GAL器件 FPGA器件 EPLD 器件 CPLD器件 内嵌复杂 功能模块 的SOPC 可编程逻辑器件的发展史: 了解 GAL: Generic Array Logic 通用阵列逻辑 相关专业名词(可编程逻辑器件) PLD : Programmable Logic Device 可编程逻辑器件 CPLD : Complex Programmable Logic Device 复杂可编程逻辑器件 EPLD : Erasable Programmable Logic Device 可擦除可编程逻辑器件 FPGA : Field Programmable Gate Array 现场可编程门阵列 ASIC : Application Specific Integrated Circuit 特定用途集成电路 识记 PLA: Programmable Logic Array 可编程逻辑阵列 1、基本PLD器件的原理结构图 与或表达式是布尔代数的常用表达形式,根据布尔代数的知识,所有的逻辑函数均可以用与或表达式描述。与或阵列的结构可以通过改变与、或阵列的连接来实现不同的逻辑功能。不论改变与阵列的连接,还是改变或阵列的连接,都可以使所实现的逻辑函数发生变化。 理论基础 基本结构框图中,与阵列和或阵列是电路的主体,主要用来实现组合逻辑函数。输入由缓冲器组成,它使输入信号具有足够的驱动能力并产生互补输入信号。输出电路可以提供不同的输出方式,如直接输出(组合方式)或通过寄存器输出(时序方式)。此外,输出端口上带有三态门,通过三态门控制数据直接输出或反馈到输入端。 l可编程“接通”单元:依靠用户编程来实现“接通”连接。 2、连接方式 l可编程“断开”单元: 编程实现断开状态。这种单元又称为被编程擦除单元。 固定连接: 可编程连接: 不连接: P=ABD P=0 Y=P1+P3+P4 互补输出的缓冲器 三态输出的缓冲器 3、PLD的画法 可组态 固 定 可编程 GAL(即Genetic Array Logic, 通用阵列逻辑) 固 定 固 定 可编程 PAL(即 Programmable Array Logic,可编程阵列逻辑) 固定 可编程 可编程 PLA(即 Programmable Logic Array,可编程逻辑阵列) 固 定 可编程 固 定 PROM(即可编程 ROM) 输出电路 或阵列 与阵列 类型 4、PLD的类型 目前多用 GAL。GAL 可重复编程、工作速度高、价格低、具有强大的编程工具和软件支撑,并且用可编程的输出逻辑宏单元取代了固定输出电路,因而功能更强。 采用 CMOS E2PROM 工艺,可电擦除、可重复编程。 5、典型器件GAL16V8 简介 (1) GAL16V8 引脚图 VCC GAL16V8 I/O I/O I/O OE I/O I/O I/O I/O I/O CLK I I I I I I I I GND 1 2 3 4 5 6 7 8 9 10 11 12 20 19 18 17 16 15
您可能关注的文档
最近下载
- 江苏2026届高三语文复习:写作课时作业.doc VIP
- 第3课《雕塑着色变彩身》-2025-2026学年岭南美版(2024)美术新教材八年级上册.pptx VIP
- 肾上腺囊肿的护理业务学习.pptx VIP
- 冀教版七年级上册数学精品教学课件 第五章 一元一次方程 项目学习——主题活动(一) 做个小小会计师.ppt VIP
- 临时用电及防爆-授课版.pdf VIP
- CH3.5.5.11自研软件网络安全研究报告.doc VIP
- 自动扶梯调试手册YSTS-0001-C.docx VIP
- 2022年历史学研究发展报告.docx VIP
- T_CITS 233-2025 液相色谱-质谱联用用于脂溶性维生素检测通用技术要求.pdf VIP
- 中建建筑给排水工程施工方案.pdf VIP
文档评论(0)