FPGA的设计流程指南(altera).pdfVIP

FPGA设计流程指南 前言 本部门所承担的 FPGA 设计任务主要是两方面的作用：系统的原型实现和 ASIC 的原型 验证。编写本流程的目的是： 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 形成风格良好和完整的文档。 实现在 FPGA 不同厂家之间以及从 FPGA 到 ASIC 的顺利移植。 便于新员工快速掌握本部门 FPGA 的设计流程。 由于目前所用到的 FPGA 器件以 Altera 的为主，所以下面的例子也以 Altera 为例，工 具组合为 modelsim + LeonardoSpectrum/FPGACompilerII + Quartus ，但原则和方法对于其他 厂家和工具也是基本适用的。 目 录 1. 基于 HDL 的FPGA 设计流程概述 1 1.1 设计流程图1 1.2 关键步骤的实现2 1.2.1 功能仿真2 1.2.2 逻辑综合2 1.2.3 前仿真3 1.2.4 布局布线3 1.2.5 后仿真（时序仿真）4 2. Verilog HDL 设计4 2.1 编程风格（Coding Style ）要求4 2.1.1 文件4 2.1.2 大小写5 2.1.3 标识符5 2.1.4 参数化设计5 2.1.5 空行和空格5 2.1.6 对齐和缩进5 2.1.7 注释5 2.1.8 参考 C 语言的资料 5 2.1.9 可视化设计方法6 2.2 可综合设计6 2.3 设计目录6 3. 逻辑仿真6 3.1 测试程序（test bench ）7 3.2 使用预编译库7 4. 逻辑综合8 4.1 逻辑综合的一些原则8 4.1.1 关于 LeonardoSpectrum 8 4.1.1 大规模设计的综合8 4.1.3 必须重视工具产生的警告信息8 4.2 调用模块的黑盒子（Black box ）方法8 参考 10 修订纪录10 1. 基于 HDL 的FPGA 设计流程概述 1.1 设计流程图 （1）设计定义 （2 ）HDL 实现 （3 ）功能仿真 逻辑仿真器 （4 ）逻辑综合 逻辑综合器 （5 ）前仿真 逻辑仿真器 （6 ）布局布线 FPGA 厂家工具 （8 ）静态时序分析 （7 ）后仿真 逻辑仿真器 （9 ）在系统测试 说明： 逻辑仿真器主要指 modelsim ，Verilog-XL 等。 逻辑综合器主要指 LeonardoSpectrum、Synplify、FPGA Express/FPGA Compiler 等。