速度监控器 数字电路课程设计.docVIP

大连理工大学本科实验报告 数字电路课程设计 ——速度监控器 课程名称： 数字电路课程设计 学院（系）： 信息与通信学院 专 业： 电子信息工程（英语强化） 班 级： 学生姓名： 学 号： 完成日期： 2014.7.11 成 绩： 速度监控器 1 设计要求 需要写出系统的功能、各项设计指标，要求叙述清楚，明确。 速度监控器具有以下功能 显示当前速度：在两个7段数码显示器上显示当前速度，速度范围为0到99千米/小时. 设置监控速度：每按一次速度选择（speed）按钮，选择下一个被监视速度（35,45,55,60,65,70,75,80km/h）。针对每种被监视的速度，设有一个LED，选中一个速度后，对应的LED就会被点亮。 速度预警：当汽车接近监视速度是会发出警报。当速度离设定值还差3km/h或更少时，预警LED（红）灯闪烁，频率为1Hz；当速度超过设定值时，另一警报LED（红）灯连续发亮。 设置当前速度：①打开置数开关后，可以设置当前速度。使用8421BCD码，分为高位（4位二进制数）和低位（4位二进制数）。②速度增加（faster）按钮：每按一次速度增加按钮，速度增加1km/h 速度保持：按下keep键后，速度保持在当前状态。 6. 自动档：设定完监控速度后，按下control键，再按faster键，当速度增加到被监控速度后，继续按faster键，速度不再增加，保持为监控速度。 7. 速度清零：按下rst键后，速度归零。 2 设计分析及系统方案设计 应该有对设计要求进行分析的文字说明，在此基础上给出系统总体结构框图。 1.监控速度选择speed由 3系统以及模块硬件电路设计 根据上述给出的系统总体结构框图，给出系统硬件电路设计电路图，并作必要的说明和理论计算。DE2系统的电路图可以参考使用手册，FPGA芯片以及相关电路可以用一个“FPGA最小系统”框图代替，对于额外增加的部分要给出电路和设计参数。 DE2开发板上使用的元件要给出使用管脚编号。 4 系统的VHDL设计 系统的各个部分如何用VHDL设计出来的应该有说明，包括论述以及真值表或者状态图等。 要求：系统（或顶层文件）结构描述，各个模块（或子程序）的功能描述； (1)源代码； (2)信号（SIGNAL）/变量（VARIABLE）的含义；[--以注释方式说明] (3)每一个进程（PROCESS）或子程序的主要功能；[--以注释方式说明] (4)关键语句；[--以注释方式说明] library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity shantaram is port(clk1,rst0: in std_logic;-- clk2,clk4,rst,keep,load,control: in std_logic; clk3,clk5,rst1:buffer std_logic; hex7,hex6,hex5,hex4,hex3,hex2,high,low:out std_logic_vector(6 downto 0); y: buffer std_logic_vector(7 downto 0); unit,decade:in std_logic_vector(3 downto 0); led1,led2: buffer std_logic); end; architecture data of shantaram is signal s: std_logic_vector(3 downto 0); signal num: std_logic_vector(3 downto 0); signal th,tl: std_logic_vector(3 downto 0); signal compare: std_logic_vector(7 downto 0); signal en,ent:std_logic; signal auto: std_logic_vector(7 downto 0); begin hex7=1111111; hex6=1111111; hex5=1111111; hex4=1111111; hex3=1111111; hex2=1111111; --不使用的数码管全灭 p