HDLC协议控制器设计.docVIP

目　录 内容摘要……………………………………………………………………1 关 键 词……………………………………………………………………1 Abstract……………………………………………………………………1 Key Words ………………………………………………………………… 1 1．绪论…………………………………………………………………… 2 1.1研究的意义 ……………………………………………………… 2 1.2本设计的主要功能 ……………………………………………… 2 2．HDLC协议综述………………………………………………………… 3 2.1 HDLC协议的产生背景 ………………………………………… 3 2.2 HDLC协议的帧结构 …………………………………………… 4 2.3 HDLC协议的规程分析 ………………………………………… 7 3．HDLC协议控制器的设计……………………………………………… 8 3.1 HDLC协议控制器设计方案选择…………………………………8 3.2 FPGA的设计原则 ……………………………………………… 9 3.3 HDLC协议控制器总框架………………………………………10 3.4 HDLC帧发送器的设计……………………………………………11 3.5 HDLC帧接收器的设计……………………………………………15 参考文献………………………………………………………………… 18 致 谢………………………………………………………………………19 ［说明：在本页中，“目录”二字居中，宋体小二号，加黑， 其它统一由宋体小四号,不加黑排版打印、行间距为1.5］ 内容摘要： HDLC（高级数据链路控制）协议是一种面向比特的链路控制规程，广泛的用作数据链路层的控制协议。论文在分析和研究HDLC协议的基础上，提出了一种基于FPGA（现场可编程门阵列）的HDLC协议控制器的设计。对HDLC协议控制器的功能进行划分，分别设计了标志位的检测和生成、插零和删零、FCS的校验等控制模块。 采用VHDL硬件描述语言在FPGA内部实现HDLC协议的各功能模块，本设计使用Quartus II 9.1平台实现代码编写、综合、编译、仿真。对HDLC链路控制规程功能，帧控制和FCS校验功能进行了仿真实现。 关 键 词：HDLC；FPGA；帧收发器； Abstract：（宋体，小四号，加黑）××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××××。(宋体，小四号，不加黑) Key words：（宋体，小四号，加黑）×××□□×××□□×××□□ （宋体，小四号，不加黑） 1 绪论 1.1 研究的意义 HDLC是一个在同步网上传输数据、面向位的数据链路层协议，它是由国际标准化组织(ISO)制订的。该协议被广泛的用作数据链路层的控制协议，HDLC控制器在网络设备中得到大量的使用，如列车通信网络技术、综合业务数字网ISDN、X.25分组交换网以及帧中继网等。怎样在产品中设计与实现HDLC网络协议也是一个技术研究的热点。 HDLC的一般实现方法为采用 ASIC 器件和软件编程等。ASIC的芯片有Motorola公司的MC92460,ST公司的MK5025等。应用这些 ASIC 器件时设计简单，功能针对性强，性能可靠，适用于特定用途的大批量产品中。但是这类ASIC芯片存在开发时间长，一旦芯片固有缺陷就不容易解决等问题，而且HDLC标准的文本较多，ASIC芯片出于专用性的目的难以通用于不同版本，缺乏灵活性。HDLC的软件编程方法灵活，通过修改程序就可适用于不同的HDLC应用，但程序运行占用处理器资源多，执行速度慢，实时性不易预测。 FPGA（Field Programmable Gate Array, 现场可编程门阵列）器件采用硬件处理信号，可以反复编程，能够兼顾速度和灵活性，并能多路并行处理。在中小批量通信产品的设计中，FPGA 是取代 ASIC 实现 HDLC 功能的一种合适选择。 1.2 本设计的主要功能 本文实现了一种采用FPGA的HDLC协议控制器的设计和功能仿真。首先综述了HDLC协议的产生背景和帧结构，提出了基于FPGA设计模式的控制器。以HDLC协议帧的接收和发送为主体，在明确FPGA的设计原则的基础上，对帧收发器进行分功能模块设计，编写代码，时序分析。以发送器为例，其中包括了标志位的生成，插零，FCS校验等模块的设计。接收器跟发送器设计思想类似。在完成各个模块的设计后，使用了Quartus II 9.1自带仿真器对各个模块的功能一一进行了仿真，并对HDLC协议及其规程进行了验证和分析。 2 HDLC协议综述 2.1 HDLC 协