fpga实验讲义.docVIP

1-5. 8位数码扫描显示电路设计 《示例程序和实验指导课件位置》：\EDA_VHDL_1C3\chapter5\Ep1c3_52_SCAN\ 工程：SCAN_LED (1) 实验目的：学习硬件扫描显示电路的设计。 (2) 实验原理：图5-20所示的是8位数码扫描显示电路，其中每个数码管的8个段：h、g、f、e、d、c、b、a（h是小数点）都分别连在一起，8个数码管分别由8个选通信号k1、k2、…k8来选择。被选通的数码管显示数据，其余关闭。如在某一时刻，k3为高电平，其余选通信号为低电平，这时仅k3对应的数码管显示来自段信号端的数据，而其它7个数码管呈现关闭状态。根据这种电路状况，如果希望在8个数码管显示希望的数据，就必须使得8个选通信号k1、k2、…k8分别被单独选通，并在此同时，在段信号输入口加上希望在该对应数码管上显示的数据，于是随着选通信号的扫变，就能实现扫描显示的目的。 例5-19是扫描显示的示例程序，其中clk是扫描时钟；SG为7段控制信号，由高位至低位分别接g、f、e、d、c、b、a 7个段；BT是位选控制信号，接图5-20中的8个选通信号：k1、k2、…k8 。程序中CNT8是一个3位计数器，作扫描计数信号，由进程P2生成；进程P3是7段译码查表输出程序，与例5-18相同；进程P1是对8个数码管选通的扫描程序，例如当CNT8等于001 时，K2对应的数码管被选通，同时，A被赋值3，再由进程P3译码输出1001111，显示在数码管上即为“3”；当CNT8扫变时，将能在8个数码管上显示数据：13579BDF 。 图5-20 8位数码扫描显示电路 【例5-19】 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY SCAN_LED IS PORT ( CLK : IN STD_LOGIC; SG : OUT STD_LOGIC_VECTOR(6 DOWNTO 0); --段控制信号输出 BT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );--位控制信号输出 END; ARCHITECTURE one OF SCAN_LED IS SIGNAL CNT8 : STD_LOGIC_VECTOR(2 DOWNTO 0); SIGNAL A : INTEGER RANGE 0 TO 15; BEGIN P1：PROCESS( CNT8 ) BEGIN CASE CNT8 IS WHEN 000 = BT =; A = 1 ; WHEN 001 = BT =; A = 3 ; WHEN 010 = BT =; A = 5 ; WHEN 011 = BT =; A = 7 ; WHEN 100 = BT =; A = 9 ; WHEN 101 = BT =; A = 11 ; WHEN 110 = BT =; A = 13 ; WHEN 111 = BT =; A = 15 ; WHEN OTHERS = NULL ; END CASE ; END PROCESS P1; P2：PROCESS(CLK) BEGIN IF CLKEVENT AND CLK = 1 THEN CNT8 = CNT8 + 1; END IF; END PROCESS P2 ; P3：PROCESS( A ) –-译码电路 BEGIN CASE A IS WHEN 0 = SG = 0111111; WHEN 1 = SG = 0000110; WHEN 2 = SG = 1011011; WHEN 3 = SG = 1001111; WHEN 4 = SG = 1100110; WHEN 5 = SG = 1101101;