EDA技术与VHDL课件.pptVIP

1.5.3 适配 适配器也称结构综合器，它的功能是将由综合器产生的 网表文件配置于指定的目标器件中，使之产生最终的下载文 件，如JEDEC、Jam格式的文件。适配所选定的目标器件 (FPGA/CPLD芯片)必须属于原综合器指定的目标器件系 列。 逻辑综合通过后必须利用适配器将综合后网表文件针对 某一具体的目标器件进行逻辑映射操作，其中包括底层器件 配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成 后可以利用适配所产生的仿真文件作精确的时序仿真，同时 产生可用于编程的文件。 1.5.4 时序仿真与功能仿真 1.5.5 编程下载 1.5.6 硬件测试 1.6 Quartus II概述 Quartus II是Altera提供的FPGA/CPLD开发集成环境 图1-2 Quartus II设计流程 KONXIN 1.7 IP 核 软IP--用VHDL等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能。 固IP--完成了综合的功能块。 硬IP--供设计的最终阶段产品--掩膜。 用于ASIC或FPGA/CPLD中的预先设计好的电路功能模块。 1.8 EDA技术的发展趋势 超大规模集成电路的集成度和工艺水平不断提高，在一个芯片上完成的系统级的集成已成为可能 。 可编程逻辑器件开始进入传统的ASIC市