【精品】课件---8086CPU引脚介绍.pptVIP

计算机原理与应用 中国信息大学 信息工程学院 陈君兰 8-505 8086的引脚功能 授课内容 8086的引脚及其功能 8086的引脚图 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 A16 / S3 A17 / S4 A18 / S5 A19 / S6 BHE*/ S7 MN / MX* RD* HOLD (RQ)*/ GT0*) HLDA (RQ1* /GT1*) WR* (LOCK*) M / IO ( S2* ) DT / R* ( S1* ) DEN ( S0 ×) ALE （QS0） INTA （QS1) TEST* READY RESET 8086 数据和地址引脚 读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚 对40个引脚（总线）信号进行分类学习 学习时CPU引脚时特别关注以下几个方面： 指引脚信号的定义、作用；通常采用英文单词或其缩写表示 信号从芯片向外输出，还是从外部输入芯片，或者是双向的 起作用的逻辑电平 高、低电平有效 上升、下降边沿有效 输出正常的低电平、高电平外，还可以输出高阻的第三态 ⑶ 有效电平 ⑷ 三态能力 ⑵ 信号的流向 ⑴ 引脚的功能 AD15 ~ AD0（Address/Data） 地址/数据分时复用引脚，双向、三态 作为复用引脚，在总线周期的T1状态用来输出要访问的存储器或I/O端口的地址。 T2 ~ T3状态，对读写周期而言，则是传输数据。 在DMA方式，CPU响应中断以及系统总线保持响应时，都浮空处于高阻状态。 数据和地址引脚 A19/S6 ~ A16/S3（Address/Status） (35 ~ 38) 地址/状态分时复用引脚，输出、三态 在总线周期的T1状态输出高4位地址A19 ~ A16 由于8086/8088对I/0端口的寻址仅用低16位地址线，故A19 ~ A16作为地址总线使用时只能对存储器寻址 其他时间输出状态信号S6 ~ S3 ，作用为： S6：始终为低电平，表示8086当期与总线相连 S5：输出，指明标志寄存器中中断允许标志的 当前状态 S4、S3：编码，指明当前正在使用的段寄存器 （P141.表5-3） 数据和地址引脚 ALE（Address Latch Enable） (25) 地址锁存允许，输出、高电平有效，是微处理器提供给地址锁存器8282/8283的控制信号 在总线周期的T1状态ALE引脚高电平有效，表示当前在地址/数据复用总线上输出的是地址信息，即AD15 ~ AD0和A19/S6 ~ A16/S3正在传送地址信息 ，地址锁存器把ALE作为锁存信号，对地址进行锁存 由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来. 注意：ALE不能浮空 读写控制引脚 IO* /M（Input and Output/Memory） (28) I/O或存储器访问，输出、三态 该引脚输出低电平时，表示CPU将访问I/O端口，这时地址总线A15 ~ A0提供16位I/O口地址。 该引脚输出高电平时，表示CPU将访问存储器，这时地址总线A19 ~ A0提供20位存储器地址。 DMA方式：浮空成高阻状态 读写控制引脚 WR*（Write） (29) 写控制，输出、三态、低电平有效 T2、T3、TW期间有效时，表示CPU正在写出数据给存储器或I/O端口。 RD*（Read） (32) 读控制，输出、三态、低电平有效 T2、T3、TW期间有效时，表示CPU正在从存储器或I/O端口读入数据 DMA方式：浮空 读写控制引脚 IO/M*、WR*和RD*是最基本的控制信号 组合后，控制4种基本的总线周期 总线周期 IO/M* WR* RD* 存储器读 低 高 低 存储器写 低 低 高 I/O读 高 高 低 I/O写 高 低 高 读写控制引脚 DEN*（Data E