微机原理与接口技术复习题（填空与选择）.docVIP

填空题 在8086 CPU中，总线接口部件（BIU）的功能是 负责完成CPU与存储器或I/O 端口之间的信息传送 ，执行部件（EU）的功能是 负责执行指令。这种结构的主要特点是 。 只有 时，CPU才执行总线周期，总线接口部件BIU的功能是 。 8086通过数据总线对 进行一次访问所需的时间为一个总线周期，一个总线周期至少包括 个时钟周期。 8088的ALE引脚的作用是 地址锁存信号输出 ；在8088读存储器周期中，采样Ready线的目的是 看存储器数据是否准备好 。 当存储器的读出时间大于CPU所要求的时间，为保证CPU与存储器的周期配合，就需要用 信号，使CPU插入一个 Tw 状态。 一个微机系统所具有的物理地址空间是由 数据总线 决定的，8086系统的物理地址空间为 1M 字节。 最小模式系统除CPU、存储器、I/O接口和总线外，至少还应配置 等待状态产生器 、 地址锁存器 、 收发器 三种芯片部件。 8086∕8088 CPU工作在最大模式时，总线控制器产生控制信号的依据是 状态信号S0、S1、S2 。 总线仲裁的方法通常有 单总线 、 双总线 、 双重总线 三种。 在8086系统中，最小模式下CPU通过 HOLD 引脚接收DMA控制器的总线请求，而从 HLDA 引脚上向DMA控制器发总线请求允许。 在8086系统中，最大模式下CPU与其他总线主模块通过 RQ/GT0 RT/GT1(上划线，0、1为脚标) 信号来交换总线控制权。 条件传送（查询传送）的传送过程包括 读入外设的busy或ready信号、判断是busy还是ready、执行输入输出指令 三个环节。 CPU 在指令的最后一个时钟周期检测INTR引脚，若测得INTR为 1 且IF为 1 ，则CPU在结束当前指令后响应中断请求。 从CPU的NMI引脚产生的中断叫做 非屏蔽中断 ，他的响应不受 if标志位 的影响。 CPU响应可屏蔽中断的条件是 cpu开放中断 、 当前指令执行结束 、 。 8086的中断响应周期要占用 总线周期，在响应周期，CPU通过内部硬件自动完成三件事 、 、 。 设有一个具有15位地址和8位字长的存储器，该存储器可存储 32k 个字节的信息； 若用2Kⅹ4位的SRAM组成该存储器，需 32 片SRAM芯片；若用8Kⅹ8位的SRAM组成该存储器，需要 2 根地址线产生芯片选择。 在多级存储系统的层次结构中。共分为 高速缓存 、 内部存储器 、 辅助存储器 三级存储，越靠近CPU的存储器速度 快 。 设微机的地址总线为16位，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，则可用的最高地址是 8000H 。 码为 16H 的中断所对应的中断向量存放在0000H：0058H开始的4个连续单元中，若这4个单元的内容分别为 80H、70H、60H、50H ，则相应的中断服务程序入口地址为5060H：7080H。 8251A芯片在通信中能自动检测三种错误，它们是 奇偶校验错误 、 、 。 在异步方式下，使用比波特率高N倍的收发时钟频率的目的是