计算机4-6.ppt

第4章 存储系统 4.1 存储器概述 4.1.1 存储器的主要性能指标 4.1.2 存储器分类 4.1.3 存储器结构 ４.2 半导体读写存储器 4.2.2 半导体RAM芯片 ４. 3 半导体只读存储器 4.3.1 掩膜只读存储器（masked ROM） 4.3.2 可编程ROM（PROM） 4.3.3 可擦除和编程的ROM（EPROM） 4.3.4 电擦除电改写只读存储器（EEPROM） 4.4 高速缓冲存储器 4.4.1 工作原理 4.4.2 映射方式 4.4.3 替换算法 4.4.4 Cache—主存内容的一致性问题 4.4.5 Cache 结构举例 4.5 虚拟存储器 4.5.1 虚拟存储器的功能 4.5.2 虚拟存储器的基本管理方法 4.6 辅助存储器 4.6.1 磁表面存储器 4.6.2 光盘存储器 第6章 中央处理机组织 6.1.1 CPU的组成与操作 6.1.2 CPU时序控制方式 6.1.3 CPU控制流程 6.1.4 控制器的组成 6.1.5 一条完整指令的执行 6.1.6 CPU性能设计 6.1.7 典型CPU举例 6.2 组合逻辑控制与PLA控制 6.2.1 组合逻辑控制 6.2.2 PLA控制 6.3 微程序控制6.3.1 Wilkes微程序控制 6.3.2 基本概念 6.3.3 微指令的格式与编码 6.3.4 微指令地址的生成 6.3.5微程序设计举例 6.3.6 微程序应用 ? 微程序控制的基本思想是把机器指令的每一操作控制步编成一条微指令。每条机器指令对应一段微程序。当执行机器指令时，只要从控制存储器中顺序取出这些微指令，即可按所要求的次序产生相应的操作控制信号。 ? 微程序存储器（控制存储器）：存放计算机指令系统所对应的所有微程序的一个专门存储器。 ? 图6.20 对应于图6.7的微程序的例子 ◆ 决定CPU性能最重要的三个因素：指令的功能强弱、时钟周期的长短、执行每条指令所需时钟周期数。 ? 指令流水执行过程中，采用相对简单的指令会更合适； ? 时钟速度取决于所采用的电子电路的速度和功能部件（如ALU）的实现技术； ? 在过去的二十年间，微处理器芯片的时钟频率从几兆已经发展到几百兆、几千兆。 1. 多总线组织 ▲ 为了达到更高的性能，每条指令的执行时钟周期尽量少，最理想的是一个时钟周期； ? 单总线只允许在一个时钟周期内传输一个数据；有必要考虑在CPU内部采用多总线结构。如Pentium处理器就采用了分层次多总线结构。 指令译码器 TEMP 寄存器堆 PC IR MAR MDR ALU 地址线 数据线 存储器总线 图6.9 CPU的三总线组织 A C B ▲ 多总线结构的实现 ? 所有通用寄存器都被放入一个被称为寄存器堆（register file）的单独模块中。 ? 在VLSI技术中，实现这些寄存器最有效的方法是采用存储元件阵列。 ? 图6.9 CPU三总线组织 ▲ 考虑以下三操作数指令的例子： OP Rsrc1， Rsrc2， Rdst 2. 指令流水 ▲ 指令流水（instruction pipelining）技术: CPU能够将指令的取指周期和执行周期重叠起来，会极大地改善CPU性能。 ▲ 一条指令流水线可由如下5段组成：(图6.10) S1，取指令(IF)：由cache或主存取指令； S2，指令译码(ID)：生成指令将要完成的操作； S3，取操作数(OF)：确定存储器操作数地址，读取 存储器操作数和寄存器操作数； S4，执行(EX)：对操作数完成指定操作； S5，写回(WB)：修改目标操作数。 ▲ 后一指令的第i功能步与前一指令的第i+1功能步同时进行。 取指 IF 译码 ID 取操作数 OF 执行 EX 写回 WB S 1 S 2 S 3 S 4 S 5 输入 输出 IF EX WB EX OF ID OF ID IF EX OF ID IF EX OF ID IF WB WB WB 指令 i 1 i 4 i 2 i 3 2 8 1 7 6 5 4 3 时钟 图6.10 一个5段的指令流水线 ▲ 上图中，完成4条指令的执行只用了8个时钟周期；若是非流水线的顺序处理则需要20个时钟周期。 3. 指令发射与完成策略 ? 指令发射（instruction issue）是指启动指令进入执行的过程； ? 指令发射策略是指发射所使用的协议或规则； ? 指令的发射