第1章 计算机组成原理-2.pptVIP

信息技术基础习题册已到，请各位老师通知学生到A508购买，购买形式为集中购买，时间从3月31日开始。每本售价6元。 （4）高速缓冲存储器cache 为什么要有高速缓冲存储器？ CPU执行速度的提高主存存取速度的提高，计算机需要解决两者速度不平衡的矛盾。 如何解决？ 在CPU和主存之间建立由高速存储器组成的缓冲区——高速缓冲存储器（cache）。 存储器系统 处理器 Cache DRAM Cache中存放的内容 正在被访问的或经常被访问的程序或数据。 如果一个已被加载的程序或数据长久未被访问，该程序将从cache被替换回主存。 Cache的物理形态 有SRAM组成。 一级cache在CPU内部，二级cache集成在主板上。 Intel从P4开始，二级cache也做到了CPU内部。 注意： cache只是主存中最活跃部分的投影，不能理解为主存的扩充。 小结 熟悉计算机存储器的层次结构中各种存储器的性能。 熟悉半导体存储器芯片的主要类别与特性。 熟悉PC机主存储器的物理形态和性能指标。 了解高速缓冲存储器。 随堂练习 [判断]RAM代表随机存取存储器，ROM代表只读存储器，关机后前者所存储的信息会丢失，后者则不会。 用来衡量存储容量的度量单位是 。 A.MIPS B.Bps C.dpi D.GB 正确 D 随堂练习 [多选]可以存储当前正在CPU中运行的程序和处理的数据的存储器有 。 A.cache B.ROM C.RAM D.硬盘 E.软盘 F.光盘 ABC 随堂练习 [多选]DRAM芯片与SRAM芯片相比具有的特性有 。 存取速度相对慢 单个芯片上的存储容量相对大 价格相对高 能更长久地保存数据 AB 随堂练习 [单选]建立高速缓冲存储器cache的目的是 。 扩大主存的容量 提高构成主存的DRAM芯片的存取速度 解决CPU的执行速度与主存存取速度不匹配的矛盾 增加CPU内部寄存器的数量 C 3 I/O总线与I/O接口 I/O设备 是一个独立的物理实体，通过各自不同的I/O接口（I/O Port）与主机连接。 是计算机系统与外界（包括人、环境、其他计算机等）交换信息的媒介。 I/O操作 将输入设备输入的信息送入内存储器的指定区域； 将内存储器指定区域的内容送出到输出设备。 (1)I/O操作 I/O操作的特点 因为I/O设备工作速度通常比CPU慢得多，因此I/O操作与CPU数据处理操作通常是并行的。 此外，多个I/O设备必须能同时工作。 (2)I/O控制器 I/O设备的特点： 不同计算机所配I/O设备数量、品种和性能差别很大，且需经常增减和更新。 操控不同设备的复杂度相差大，种类繁多、性能各异、连机方式各不相同。 注意: 每个(类)I/O设备都有各自专用的控制器，按CPU的I/O操作命令，独立地控制I/O操作的全过程。 I/O控制器的物理形态 键盘、鼠标器、打印机等的I/O控制器比较简单，已集成在主板的芯片组内。 显示器等设备的I/O控制器比较复杂，就制作成扩充卡插在主板的扩充槽内。 随着集成度的提高，扩充卡的功能越来越多地集成在芯片组内，这既缩小了机器的体积，提高了可靠性，也降低了机器的成本。 (3)I/O 总线 总线(bus)：计算机各部件之间传输信息的一组公用的信号线。 系统总线包括： CPU总线：系统总线中与CPU、存储器有关的部分； I/O总线：系统总线中与I/O有关的部分。 I/O总线(主板总线） 是各类I/O设备控制器与CPU、存储器之间相互交换信息、传输数据的一组公用信号线， 物理上与主板上扩充插槽中的各扩充板卡（I/O控制器）直接连接。 I/O总线的类别 总线上有三类信号：数据信号、地址信号和控制信号，相应的，总线类别也有三类： 数据线——数据信号 地址线——地址信号 控制线——控制信号 内 存 储 器 中 央 处 理 器 I/O控制器1 I/O控制器2 I/O设备1 I/O设备2 DMA 控制器 1.启动 2.命令 3.应答 4.请求 传输 5.认可 6.数据传输 6.数据传输 7.完成 命令 应答 数据 启动 完成 总线性能指标 总线数据传输速率(总线带宽) 单位时间内总线上可传送字节数 总线带宽(MB/s)=(数据线根数/8) ×总线工作频率(MHz)×每个总线周期的传输次数 例如，32b PCI总线 数据线宽度32位，总线工作频率33.3MHz,每个总线周期传送1次， 总线传输速率=(32/8)*33.3*1=133MB/s I/O总线标准 总线名称 推