- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
FPGA技术及其在电子竞赛中的应用 相关参考网站 历届全国电子设计竞赛中FPGA应用 2011年? DDS FM调频问题: 在调频模式下,FW该如何给 调制波的Vpp决定调频波的频偏 中心频率该如何确定 举例: 载波:1MHz 待调制信号:1k正弦波 频偏:10kHz Fclk=? N=? 如何确定FWN的变化范围? 更为复杂的全数字调幅问题 在D/A前加数字乘法器可以调幅 几个概念: 调制度 包络 有符号数相乘 较为理想的调幅 应该采用模拟方法 加模拟乘法器 PWM、SPWM PWM模块设计 模N计数器(控制PWM频率) PWM宽度寄存器(控制占空比) 数字比较器(生成PWM波形) 单相SPWM 自然采样法 三角波----计数器实现 正弦波----DDS实现 比较 驱动电路 H桥 三相SPWM 自然采样法 三角波----计数器实现 三路正弦波----120°相位差,DDS实现 比较 频率、相位测量 高速数据采集、存储与回放 视频数据? 高速存储 方法一:采用双口RAM构成循环队列 方法二:采用FIFO,提高系统效率 举例: 数字示波器设计中,如果设计要求是2K存储深度,可以使用2K的RAM或双口RAM构成循环队列 举例 摄像头数据采集,如果处理系统速度较慢,使用FIFO来协调速率 注意事项: 注意一下输出带负载能力 D/A输出直流分量处理 显示控制 多踪显示 交替显示就是Y轴偏转板上以触发扫描的锯齿波为节拍,交替接通两路被测信号。○1号锯齿波周期内,Y轴偏转板上为通道1的正弦波,电子束在荧光屏上扫出一个正弦波片断,○2号锯齿波开始,Y轴偏转板立即接通通道2的三角波,电子束又重新在荧光屏上扫出一个三角波片断,如此往复,就在荧光屏上得到了正弦波和三角波的同时显示。在交替显示中,负责切换两个通道信号的电子开关,是以触发后的锯齿波为节拍的。 数字滤波器 与MCU的接口 FPGA与MCU接口——只收不发 一般情况下,MCU直接发数据和控制信号给FPGA,FPGA不需要反馈 并口方式: LOADCLK:装载数据时钟(MCU发起) DATA:8位或者16位,数据或控制字 SEL:数据或控制字选择 FPGA与MCU接口——只收不发 串口模式: (模拟SPI) SCLK:串行时钟(MCU发起) SDO:串行发送数据信号 LOAD:数据移位完成后装载信号 CMDSEL(可选):数据控制字选择,在LOAD时候有效 (本信号可复合在串行数据中,信号线可选) FPGA与MCU接口——收发 串口模式: SCLK:串行时钟(MCU发起) SDO:串行发送数据信号 LOAD:数据移位完成后装载信号 CMDSEL(可选):数据控制字选择,在LOAD时候有效 (本信号可复合在串行数据中,信号线可选) SDI:串行接收信号 RDY:串行数据准备完成 FPGA与51单片机接口—外扩存储器总线 #include absacc.h // 注意:此头文件必须包含 void main(void) { // 给出锁存器00H地址信号 XBYTE[0x0] = 0x8A; // 给出锁存器01H地址信号 XBYTE[0x1] = 0xAD; …… } 双向 FPGA与MCU接口 不建议采用双向端口 不建议模拟存储器总线 其他 调试方法 低功耗 关于FPGA的低功耗 使用新的低功耗器件 减少LE的使用数量 降低逻辑活动度 未用管脚给固定电平 接口电平匹配 使用开关电源 * 高速A/D采集控制 TLC5510/TLC5540 闪速A/D TLC5510 20MSPS TLC5540 40MSPS 都是采用Pipeline技术,在采集过程中不能停止采集,在初始采集时候,前导的几个数据是错误的 高速D/A输出控制 THS5651 125MSPS 一般用于DDS CRT扫描控制(模拟示波器X-Y方式) 锯齿波发生 不需要高速D/A TFT LCD(=3.5’)扫描控制 同步信号产生 水平同步(行同步) 垂直同步(帧同步) 像素数据高速读取 TFT LCD(10.5’)扫描控制 同步信号产生 水平同步(行同步) 垂直同步(帧同步) 像素数据高速读取 LVDS信号发生 VGA扫描控制 原理同LCD扫描 区别: 加RAMDAC THS8134B 数字滤波器设计 使用FIR IP Core 系数配置 电子系统 MCU与FPGA分工协作 MCU 低速、复杂逻辑关系的控制 系统主控 FPGA 高速 简单逻辑关系控制 FPGA应用相关 高速A/D、D/A连接 与MCU接口设计 高速电路设计 多电压系统电源设计 EMC电磁兼容 HDL使用 HDL硬件描述语言 Verilog HDL VHDL 用HDL进行数字逻辑的描述、仿真 FPGA集成开发环境的使用 IP核
文档评论(0)