EDA知识的运用.ppt

电子设计自动化 第1、2章 PLD的结构与应用 1.1 PLD概述 1.1 PLD概述 1.1 PLD概述 1.1 PLD概述 1.2 简单PLD可编程原理 1.2 简单PLD可编程原理 1.2 简单PLD可编程原理 1.2 简单PLD可编程原理 1.2 简单PLD可编程原理 1.2 简单PLD可编程原理 1.2 简单PLD可编程原理 1.2 简单PLD可编程原理 1.2 简单PLD可编程原理 1.2 简单PLD可编程原理 产品PAL16R8（R代表Register）属于寄存器输出结构。 当系统时钟CLK的上升沿到来后， 或门的输出被存入D触发器， 然后通过选通三态缓冲器送到输出端， D触发器的反向输出经反馈缓冲器送到与阵列的输入端， 这样的PAL具有记忆功能， 能实现时序逻辑功能， 而PROM和PLA没有寄存器结构， 不能实现时序逻辑。 1.2 简单PLD可编程原理 典型GAL器件 PAL和GAL器件与SSI、 MSI产品相比， 有如下优点： * * * 图1-1 基本PLD器件的原理结构图 基本门 组合电路 时序电路 一、 PLD的发展历程 熔丝编程的PROM和PLA器件 AMD公司推出PAL器件 GAL器件 FPGA器件 EPLD器件 CPLD器件FPGA器件 内嵌复杂功能模块的SoPC 20世纪70年代 20世纪70年代末 20世纪80年代初 20世纪80年代中期 20世纪80年代末 进入20世纪90年代后 二、 PLD的分类 图1-2 按集成度(PLD)分类 1．熔丝(Fuse)型器件。 2．反熔丝(Anti-fuse)型器件 。 3．EPROM型。紫外线擦除/电可编程逻辑器件, 擦除和编程时间 较长，次数也不宜多。 4．EEPROM型 。电信号擦除，擦除和写入时需要加高电压脉冲，擦、写时间仍较长。 5．SRAM型 。 读写方便，但数据掉电即失。 从编程工艺上划分: 位线 字线 一、 电路符号表示 图1-3 常用逻辑门符号与现有国标符号的对照 一、 电路符号表示 图1-4 PLD的互补缓冲器 图1-5 PLD的互补输入 图1-6 PLD中与阵列表示 图1-7 PLD中或阵列的表示 图1-8 阵列线连接表示 二、 PROM的基本结构 图1-9 PROM基本结构 （Programmable Read Only Memory）， 可编程只读存储器 二、 PROM的基本结构 PROM中的地址译码器是完成PROM存储阵列的行的选择，其逻辑函数是： 二、 PROM的基本结构 … … ... … 二、 可编程的PROM 图1-10 PROM的逻辑阵列结构 二、可编程的PROM 图1-11 PROM表达的PLD阵列图 二、可编程的PROM 图1-12 用PROM完成半加器逻辑阵列 三、 PLA 图1-13 PLA逻辑阵列示意图 PLA（Programmable Logic Array） 可编程逻辑阵列 三、 PLA 图1-14 PLA与 PROM的比较 四、 PAL 图1-15 PAL结构 图1-16 PAL的常用表示 （Programmable Array Logic）可编程阵列逻辑 图 1-17 组合输出结构 PAL的输出结构单一，主要有：组合输出结构，寄存器输出结构 输出电路是一个三态缓冲器， 反馈部分是一个具有互补输出的缓冲器。 与阵列第一个与门的输出控制三态门的输出， 与门输出为“0” ， 三态门禁止， 输出呈高阻态， I/O引脚可作为输入使用； 当与门输出为“1”时， 三态门被选通，I/O引脚作为输出使用，输出信号经缓冲器反相后， 一路从I/O引脚送出， 另一路经互补缓冲器反馈至与阵列的输入端。如产品PAL16L8 图 1-18 寄存器输出结构 四、 PAL 五、 GAL PAL ? GAL 基本逻辑结构与PAL相同，或阵列不可编程。 电擦除工艺,可以重复编程，修改设计方便,可以 重复编程。 GAL每个输出接有输出宏单元OLMC （Output Logic Macro Cell）, 通过对OLMC编程,可以得到多种输出方式:寄存器输出, 组合逻辑输出等。 （Generic Array Logic）通用阵列逻辑 GAL22V10的OLMC结构 输出数据 选择器 反馈数据 选择器 图 1-20 GAL22V10的OLMC S1S0分别编码为00、 01、 10、11，