- 1、本文档共8页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* * 1. 为避免高速缓存内容过时, “回写”与“直写”相比, 其优点是 可以减少写内存的次数 。 4. Pentium IV处理器增加静态分支预测作为动态分支预测的补充, 主要用于提高 循环分支预测 的效率。 一、填空题 2. 处理器的SOI制作工艺的主要优点是 减少静电电容 、 和 降低功耗 。 3. 假设指令执行分为m个阶段, 每一阶段的时间均为?t, 则n条指令在流水线上的排空时间为 (m+n-1)Δt 。 5. 空间局部性规律在程序结构中的典型情况是 程序顺序执行 , 时间局部性规律在程序结构中的典型情况是 程序中存在着大量的循环 。 6. 在数据代码段描述子和页目录项/页表项中, 都有一个访问位A。该位可能的作用是 所描述的段是否被访问 。 10. 前端总线是指连接 内存 和 IO 的数据通路。 7. 通过调用门实现低特权级代码段向高特权级代码段转移时, 目标代码段的特权级来自于目标代码段描述子的选择子的低2位。 8. 铜导线代替铝用于集成电路中晶体管之间的互连, 其优点是 降低功耗,可以和SOI技术相结合 。 9. 哈佛结构主要用于解决 实现指令和数据的并行存储 。 11. Intel80?86系统中, 系统总线通信所采用的时序配合方式是 半同步 。 12. 处理器访存时, 判断是否需要插入TW等待周期的依据是 数据是否准备好 。 13. 在任务门和TSS描述子中, 均未提供TSS的偏移量,其原因是 TSS中包含了任务被切换时的处理器现场 。 14. 设置“不可填充高速缓存”功能(如控制位CD、PCD等), 其可能的用途之一是 避免cache数据过时 。 15. PentiumⅣ的执行跟踪缓存对循环程序有较高的执行效率, 其原因是存储了已解码的微指令,以后执行到相同指令时不必重复解码。 16. Core2处理器共享的L2高速缓存的主要优点是 减少共享FSB时延, Pentium D的双核之间的通信是通过 FSB 来完成的。 17. Pentium处理器中, 指令执行通常采用的方法是,简单指令通过硬布线控制来实现, 复杂指令通过微程序控制来实现。 18. Intel80?86处理器中设置的任务切换标志TS的作用是 保护协处理器的现场 。 19. Pentium处理器中可通过控制位调整页面大小, 其优点是 减少了内存碎片提高了内存利用率 。 20.解决Cache内容过时所采用的硬件透明性的含义是 , 具体方法可包括 多个处理器使用同 一个Cache、广播方式 。 21. 80486从数据总线读取了数据8079EA35H, 校验无错误, 则校验位DP3、DP2、 DP1、DP0 分别等于 。 22. 在80?86处理器的保护模式中, 采用间接切换方式实现任务切换时需要访问的描述子是 任务门、任务状态段描述子 。 二、选择题 1. 在下列方法中, ( )方法采用的是多条流水线并行。 A. 超级流水 B. 超级标量 C. 超长指令字 D.展开循环体后调度 2. 某一功能的处理使用时间占整个系统运行时间的1/2, 将系统中的该功能的处理速度加快10倍, 则采用此增强功能方法后整个系统的性能提高( B )倍。 A. 1.5 B. 1.8 C. 5 D. 10 加速比Sp= ?(1– fe) + (fe re) ? 1 fe: 加速部分所占百分比; re: 加速的倍数; B 三、简述题 1. 论述在总线仲裁中, 基于优先权编码法的分布式仲裁方式如何确定主设备的优先级?试提出一种通过软件方式改变设备优先级的方法。 提出请求设备将设备优先权编码送到自身分布式判优器,再通过判优器送到优先权编码比较电路,进行比较,将结果AP发回各设备分布式判优器,各设备读回AP,并与自身API比较,API=AP则允许,APIAP则不能占用总线 2. 说明指令流水线结构与向量处理的区别。 3. 什么是指令相关? 它们对流水线有什么影响? 有哪些解决办法? 指令相关是指两条指令之间存在某种依赖关系,包括数据相关、名相关、控制相关。 指令之间的依赖性越少,流水线各级的并行性越高,流水线效率也越高,反之亦然。 调整指令执行顺序、寄存器重命名、插入空操作指令、硬件自动冻结和周期。 4. 分别阐述在RISC处理器和CISC处理器中, 造成流水线阻塞
文档评论(0)